This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TL16C752CI-Q1:短停止位勘误表(sllz058a)

Guru**** 1076790 points
Other Parts Discussed in Thread: TL16C752CI-Q1, TL16C754C, TL16C2752, TL16C752C, TL16C752D-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1073421/tl16c752ci-q1-short-stop-bit-errata-sllz058a

部件号:TL16C752CI-Q1
线程中讨论的其他部件: TL16C754CTL16C2752TL16C752C测试TL16C752TL16C752D-Q1

您好,

勘误表 sllz058a 是否适用于 TL16C752CI-Q1设备?

确实,如果是 TL16C752C,TL16C754C 和 TL16C2752的勘误表,则技术文档部分中没有提到该勘误表。

此外,我不清楚此勘误表中的停止位何时被视为“短”。 仅提供了一个示例,但未对此问题进行详细解释。 我知道,当设备以比其配置值稍高的波特率接收数据时,可能会出现此问题。 但是,您能否指明可能支持的波特率值的容差? 或者提供有关该问题的更多详细信息,以便在我的应用程序中确定正确的解决方法?

谢谢,

尼古拉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="190351" url="~ë/support/interface-group/interface/f/interface-forum/1073421/tl16c752ci-q1-short-stop-bit-dursllz058a"]

    勘误表 sllz058a 是否适用于 TL16C752CI-Q1设备?

    确实,如果是 TL16C752C,TL16C754C 和 TL16C2752的勘误表,则技术文档部分中没有提到该勘误表。

    [/引用]

    此设备的 Q1版本使用与您列出的其他模具相同的模具(尽管它可能使用不同的材料进行汽车认证和不同的测试程序)。

    [引用 userid="190351" url="~ë/support/interface-group/interface/f/interface-forum/1073421/tl16c752ci-q1-short-stop-bit-dursllz058a"]我知道,当设备以略高于配置值的波特率接收数据时,可能会出现此问题。 但是,您能否指明可能支持的波特率值的容差? 或者提供有关该问题的更多详细信息,以便确定我的应用程序中的正确变通办法?

    遗憾的是,此设备已经很旧,我们不再拥有该设备的设计档案,因此我们无法运行模拟或从设计级别查看该设备以确定其容差级别。 从我对勘误表的理解来看,主要问题似乎是波特率不匹配,在此情况下,连接到 TL16C752C 设备的设备的波特率不应比我们的设备更快。 勘误表文档中的变通办法建议在 TL16C752C 设备上故意造成轻微波特率不匹配,以便其波特率更高,采样速率略早于实际所需的波特率。 我猜设计师可能已经将采样设置为波特率的1位周期。 本文档中建议的较高振荡晶体频率实现用于尽量减少 TL16C 设备和串行端连接的设备之间的波特率不匹配,因为太多波特率不匹配会导致信号完整性问题。 您可能希望尝试将不匹配的内容与所连接的设备相比,偏离预期的最坏情况差的2.5%。  

    -鲍比

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢 Bobby 的反馈。

    芯片相同,没有理由不让 CI-Q1版本出现问题。 这对我来说很清楚,谢谢。

    我还了解到,基于勘误表,TL16C752 Rev. C 的设计不支持波特率更高的波特率(即自有波特率设置)。 当 UART 接收器以波特率的16倍采样传入数据时,我猜停止位的容差等于一个采样周期。 我本希望得到证实。

    无论如何,TL16C752看起来有一个 D 版本可以解决该问题。 你确认了吗?

    与 C 版相比,此 D 版是否有其他差异(附加功能,其他更正或增强功能)?

    此外,查看 TL16C752CI-Q1的数据表,设备标记应该是 T16C752DQ hich,与 TL16C752D-Q1数据表中的设备标记完全相同!这是否为错误? 我无法想象两台设备的制造过程完全相同,而它们的死亡却不同。

    感谢你的帮助。

    尼古拉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,尼古拉斯,

    我对752CI-Q1器件的压铸模似乎不正确。 我相信,您账户上的 TI FAE 代表您在内部向我们发了言,询问设备的最高标记。 我们的系统可以跟踪与将设备从模具,使用的绑定线到包装顶部的标记放在一起相关的所有内容。 我在752D-Q1和752CI-Q1上进行了比较。 看来,752CI-Q1使用的刀版与非 Q-1版本不同,而是使用 D 版本的 IP。 这实际上意味着752CI-Q1版本不存在短停止位错误。

    [引用 userid="190351" url="~/support/interface-group/interface/f/interface-forum/1073421/tl16c752ci-q1-short-stop-bit-dursllz058a/3978317#3978317]无论如何,TL16C752的 D 版似乎已解决问题。 您是否确认?

    是的。

    [引用 userid="190351" url="~ë/support/interface-group/interface/f/interface-forum/1073421/tl16c752ci-q1-short-stop-bit-dursllz058a/3978317#3978317"]此 D 版本与 C 版本(其他功能,增强功能或更正)有何区别?[或]

    从我的理解来看,C 到 D 变化的原因完全是从建筑利润成本的角度。 C 版(非汽车)使用更旧的处理器技术,而 D 版使用更新版的工艺技术,这反过来有助于从构建角度节省成本。 C 版的短停止位勘误表于2009年和2010年发布和修订,而 D 版则于2014年从设计角度创建,并于2015年发布,因此他们意识到了该错误,并能够在 D 版中解决该错误。  

    [引用 userid="190351" url="~ë/support/interface-group/interface/f/interface-forum/1073421/tl16c752ci-Q1-short-stop-bit-datoresllz058a/3978317#3978317"],同时查看 TL16C752CI-的数据表标记,该设备是否与该设备完全相同。]

    查看我在回答的第一部分中提到的系统,我能够验证两台设备都有相同的顶部标记。  

    -鲍比

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     谢谢博比

    我知道 CI-Q1版本使用与 D 版本相同的 IP (可解决短停止位问题),但采用较旧的技术制造。

    您所说的一切对我来说都是有意义的,并且与我们在实验室中进行的测试一致:

    ——我们在铝土矿接收到的 C 版本数据比其配置的数据要高一些(仅为十分之一)

    我们测试的 CI-Q1版本能够处理的波特率比 UART 的额定设置高4%

    现在我已经清楚了。 非常感谢您的帮助!