[参考译文] DP83826E：遵循以太网调试指南，但仍无链接

Joel 您好，

您使用哪种类型的电缆进行正常操作？ 正在寻找类型和长度。 RBIAS 电压似乎 正常。 在正常(无链接)配置和操作期间，您能否为我提供寄存器0x0到0x1F 和0x467，0x468的寄存器转储？ 此外，您是否可以分享您的示意图以供审核？ 您还能确认您打算以何种速度运行连接，如果通过禁用自动协商强制使用该速度，是否有帮助？

要确认，您是否正在通过在连接到笔记本电脑或交换机时读取寄存器0x1来验证没有链接？ 您还可以尝试其他笔记本电脑和交换机吗？

我还想确认您目前仍面临这些问题。 我看到你们在类似的话题上与阿龙进行了互动，因此，如果这是重复的帖子，我们可以确保我们能够合并。  

顺祝商祺！

杰罗姆

你好 ，Gerome Cacho

首先，非常感谢快速回答，我确认这是实际问题，上一个关于 Alon 的主题是不同的，我们可以说它已经解决了，因为 它不是实际问题。

关于您的问题：

-使用的电缆仅为 CAT5E 和2m 长。 当我将笔记本电脑连接到办公室的本地网络以供员工使用时，它完全没有损坏，工作正常，因此我知道电缆是正常的。

－ 连接原理图(带有磁性部件的 am5708侧和 dp83826部件)。

我已经尝试过几台计算机，直接连接到 RJ45卡，USB 连接到 ETH 适配器，我连接到办公室的本地交换机=>所有这些结论都是没有链接(内核日志和显示“无载波”的“IP 链路显示”)。 当我将主板连接到另一台独立的交换机并将我的笔记本电脑连接到该交换机(因此交换机上只使用了2个端口)时，我在主板上获得了一个链路，ping 一点都不稳定，SSH 也不可能实现，如上所述。 使用静态 IP 地址(主板上为10.38.96.1，我的笔记本电脑上为10.38.96.5)。 这是我遇到的最好的情况。

-已附加寄存器转储：

=>寄存器_best 大小写.txt：这是通过连接到交换机的电缆完成的(上面描述的最佳情况)。 我已启动主板，电缆已连接。 您会看到内核日志显示为“链路已启动”，但只有10Mbps。 这是千兆交换机。 DP83826支持100Mbs，因此除100Mbps 外，I。 然后我做了一个小的测试-一点都不稳定-然后我使用生理工具读取寄存器。 植物工具读取0x467和0x468寄存器时似乎有困难，不确定是不是吗？

=> REGISTER_NO_LINK.txt：这是通过主板和我的笔记本电脑之间的直接连接来实现的。 没有链接。 过程相同。

—禁用自动网络接口并强制执行100Mbps，但没有帮助。

您认为 RBIAS 电压正常吗？ 为什么？ 我已经检查了另一个帖子，但我不理解 RBIAS 的目的... 我不知道它在 PHY 内部的用途是什么，因此我无法真正对预期电压有意见或技术上的理解。 它不是 PHY 内某些东西的参考电压吗？ 此配置中是否未使用？ 我很惊讶，因为它是漂浮的，它不仅仅是0伏。 它离 PCB 上的晶体非常近，我在 RBIAS 上看到一个25MHz 的小信号，这就是为什么我说它是“浮动”的原因。

非常感谢您的支持，

乔尔

编辑：当我在主板的 RJ45端口上连接环回电缆时，第一条消息显示，我立即拥有“链路已启动”日志，速度为100Mbps/全速。

e2e.ti.com/.../registers_5F00_no_5F00_link.txte2e.ti.com/.../registers_5F00_best_5F00_case.txt

Joel 您好，

一些反馈：

我注意到，在您的计量吸入器电路上，每个中心抽头只有1个100nF。 为满足数据表建议，请为每个中心点击提供1uF 和100nF。

－确保集成 RJ-45符合表12-2中的规格

——您的 MDI 轨迹有多长时间？ 建议只使用<2in

－确保遵循10.2.3.2和10.2.3.3节指导原则

-确保根据表10-1满足间壁温度规格。 还请对 CLKOUT 信号进行范围界定，以确保频率和 PPM 规格得到满足。

——你能确认 R180和 R181是铁氧体磁珠吗？

-偏置组件用于对 PHY 内的内部电路进行偏置。 在我的初始帖子中，有一个指向有关偏置电压的线程的超链接。

-对于寄存器0x467，0x468，需要扩展寄存器访问。 这是一个使用0xD 和0xE 的4步寄存过程。

您还能提供 RBIAS 引脚的范围捕获吗？

——您能否围绕 RBIAS 引脚提供布局？

——与 RBIAS 电阻器并行添加2pF 是否有帮助？

顺祝商祺！

杰罗姆

Gerome 您好，

我设计了他所说的定制 PCB。

确保集成 RJ-45符合表12-2中的规格：

此连接器似乎符合规格。

您的 MDI 跟踪时间有多长？ 建议只使用<2in

RD_M/P 长度为7.9mm 和7.9mm

TD_M/P 长度为10.7和11.6mm

它们都被放在同一层(底部)上，没有任何经过

确保遵循10.2.3.2和10.2.3.3节指南

我 想一下 RMII 和 MDI 布局指南部分

信号被很小的一个相邻的完美地面平面图中的0.1mm 宽度所发出的信号。

扩散信号的长度如下：

• RMII0_CRS ：52.32毫米
• RMII0_REF_CLK ：56.26毫米
• RMII0_RXER ：54.74毫米
• RMII0_TXEN ：51.63毫米
• RMII0_TXD0 ：52.73毫米
• RMII0_TXD1 ：51.76毫米
• RMII0_RXD0 ：53.79毫米
• RMII0_RXD1 ：56.37毫米
• MDIO_MDCLK ：66.22mm
• MDIO_D ：68.68毫米

此处的倾斜度限制为几毫米

有些信号被分别在不同的内部层上发出，但 每个信号都有一个接地平面图。

RJ45包括磁电路和金属护套。 此处的金属护套直接连接到印刷电路板的接地端。 我不知道这是不是问题。

确保根据表10-1满足间壁温度规格。 还请对 CLKOUT 信号进行范围界定，以确保频率和 PPM 规格得到满足。

我认为这个谐振器符合规格

您能否确认 R180和 R181是铁氧体磁珠？

是的，我在 PCB 上用 欧姆表测量了它们的直流电压值(值为0.3R)。

您能否围绕 RBIAS 引脚提供布局？

我让 Joel 回答其余问题

此致

罗曼

你好 ，Gerome Cacho

感谢您的分析。 请在下面找到答案，希望这一帮助能进一步：

我注意到，在您的计量吸入器电路上，每个中心抽头只有1个100nF。 为满足数据表建议，请为每个中心点击提供1uF 和100nF。

=>我最初有一个1µF (它在红线下面的示意图上)，但使用这种电容器，情况 更糟：环回电缆随机显示链路，连接到笔记本电脑或交换机时永远不会附加。 无论如何会尝试将其放回原处(这不会解决问题，它们是以前安装的)。

－确保集成 RJ-45符合表12-2中的规格

=>据我客户的硬件工程师说，没关系(参考数据表： http://wizwiki.net/wiki/lib/exe/fetch.php?media=products:wiz550web:wiz550webds_kr:j1b1211ccd.pdf)

——您的 MDI 轨迹有多长时间？ 建议只使用<2in

=> RD_M/P 分别为7.9mm 和 TD_M/P 分别为10.7和11.6mm。

－确保遵循10.2.3.2和10.2.3.3节指导原则

=>我的数据表中没有第10.2.3.2和10.2.3.3节，或者你还有另一节？

如果您的意思是10.2.4.2和10.2.4.3，这对我客户的硬件工程师来说应该是可以的，我们有：  

• • RMII0_CRS ：52.32毫米
  • RMII0_REF_CLK ：56.26毫米
  • RMII0_RXER ：54.74毫米
  • RMII0_TXEN ：51.63毫米
  • RMII0_TXD0 ：52.73毫米
  • RMII0_TXD1 ：51.76毫米
  • RMII0_RXD0 ：53.79毫米
  • RMII0_RXD1 ：56.37毫米
  • MDIO_MDCLK ：66.22mm
  • MDIO_D ：68.68毫米

-确保根据表10-1满足间壁温度规格。 还请对 CLKOUT 信号进行范围界定，以确保频率和 PPM 规格得到满足。

=>据我客户的硬件工程师说，没关系(参考数据表： https://abracon.com/Resonators/AWSCR_CW.pdf)

——你能确认 R180和 R181是铁氧体磁珠吗？

=>是的。

-偏置组件用于对 PHY 内的内部电路进行偏置。 在我的初始帖子中，有一个指向有关偏置电压的线程的超链接。

=>是 的，我已经结账了。

-对于寄存器0x467，0x468，需要扩展寄存器访问。 这是一个使用0xD 和0xE 的4步寄存过程。

=>确定。 我以前没有真正意识到的事情。 尝试执行该程序，但结果似乎很奇怪，所以请您使用生理工具吗？ 我已执行以下操作来读取寄存器0x467：

Phytool 写入13年0月1日 337.

Phytool 编写14年0月1日 7即可  

Phytool 编写13年0月1日 734127  

phytool 已阅读14年0月1日

注册0x468的方法相同，这给我 REG 0x467 = 0x04a0，REG 0x468 = 0x0000，我认为这不一致...

您还能提供 RBIAS 引脚的范围捕获吗？

=>已附加：

——您能否围绕 RBIAS 引脚提供布局？

=>已附加：

——与 RBIAS 电阻器并行添加2pF 是否有帮助？

=>添加，没有改进。 RBIAS 电压没有显著变化。

感谢您的支持，

乔尔

PS:同样注意罗曼的回答是并行的:-)

Joel 您好，

解码寄存器0x467时，您的捆扎可能出现问题。 根据这一点，您的引脚18，13和22被捆扎得太高了。

但是，PHY 处于基本模式，所以捆扎会随模式变化。 引脚22不是有效的带子，因此我建议在 PHY 初始化期间确保电压为0V。 引脚13正常，因为这是一个测试点，引脚有一个固有的 PU。 对于 RMII 主模块，引脚28需要捆扎高，而引脚29和引脚18则需要不捆扎或捆扎低。

请您提供您想要的捆扎，以便我可以在基本模式下仔细检查实施情况吗？

同时，我正在与该团队就 RBIAS 电压问题进行检查。

顺祝商祺！

杰罗姆

_________________________________

Edit 22年2月28日 ：已修改以进行说明

你好 ，Gerome Cacho

你说“针脚22不是有效的带子，因此我建议你删除该命令”=>你指的是哪一个“命令”？

你说：“对于 RMII 主模块，引脚28需要捆扎得太高，而引脚29和引脚28需要捆扎或捆扎得太低。” =>这是两个引脚28 :-)可能是打字错误，你能解决吗？

我希望的目标配置是基本以太网连接正常工作。 基本模式，100Mbs/s 我没有配置任何内容。 目的是对 目标执行 SSH， 这一切都在当下。 目前，DP83826已接线，如上图所示：

-模式选择连接到接地

-重置由电源直接驱动(而不是由 AM5708驱动)

-连接至 AM5708的 RMII 信号(任何地方都不会上拉或下拉)

-磁体直接与 denter 水龙头上的100nF 电容器相连(C218和 C224)

-25MHz 晶体

RBIAS 6k49.

- CEXT 2.2 nF

-引脚21上拉，没有其它连接

-引脚28 有一个上拉，没有其它连接

-针脚29 / 30和31未连接

- TXCLK，TXD2，TXD3，RXD2，RXD3未连接

很遗憾，我真的不理解这里有什么问题，即使在检查和再次检查后...

我们还没有提到软件部件，它目前基于带有 内核4.19的处理器 SDK 06_03_00_106。 没有 DP83826的支持，我已经为现有的 DP83822驱动程序添加了支持(基本添加了新条目，如在支持 DP83826的5.10内核上所做的那样)。  设备树已更新，可使用 RMII + MDIO 信号添加 DP83826。  我们应该根据问题的症状检查此部件的任何内容？

非常感谢您的支持， 我衷心感谢您的支持，

此致，

乔尔

Joel 您好，

关于捆扎，可能会发生采样过程中线路上可能出现意外电压，从而导致 PHY 进入意外模式。 我建议您使用伏特计并探测有问题的绑带针脚，以确保它们不会被意外绑扎。  

此外，关于扩展读/写过程，请执行以下操作：

REG 0xD = 0x1F

REG 0xE =*您要读取的0-1F 之外的寄存器地址(本例为0x467，0x468)*

REG 0xD = 0x401F

*读取注册值0xE。 这是您首次写入注册0xE 的注册表中的内容

在您的情况下，捆扎应如下所示：

- RX_D3，RX_D2，RX_D1：分层取决于 PHY 地址。 对应于注册器0x467[9：7]

- COL ='1'，CRS ='0'，RX_DV ='0'：RMII 主模式。 对应于注册器0x467[分别为4，3，10]

- LED0 ='1'：已启用自动协商。 对应于注册器0x464[2]。 请参阅注册器0x0[12]作为位的并行确认

- TX_ER/LED1 ='1'。 公布100Mbps 速度。 对应于注册器0x464[1]。  请参阅注册号0x4[8:5]  

- RX_D0 ='1'：通告全双工。 对应于注册器0x464[0]。 请参阅注册号0x4[8:5]  

- RX_ER ='0'：MII 隔离已禁用。 对应于 Reg 0x464[6]。 请参阅注册号0x0[10]  

此外，RBIAS 电压应在0伏左右。 AM 检查耦合波形是否存在问题。

此外，您能否通过 PHY 的 CLKOUT 引脚确认 ppm 是否正常？ 有关如何将 LED1配置为 CLKOUT 的信息，请参阅注册器0x304。 此波形的 ppm 应低于+/- 100。 我确实看到负载电容和 ESR 确实违反了数据表建议(请参阅表10-1)。

顺祝商祺！

杰罗姆

Gerome Cacho，您好！

感谢您的回复。

您对晶体的看法对我来说很有趣，似乎容差为0.5%= 5000ppm，超出 PHY 所需的规格，您是对的！

我没有在 CLKOUT 引脚上输出时钟，但快速测量晶体的频率，结果为25.03MHz。 在晶体规格范围内，但 超出 PHY 的要求。

晶体的容错是否可能导致连接到另一台计算机时出现坏链路，以及执行回送时出现良好链路？ 我的意思是： 这对我来说似乎是合理的考虑，因为这种情况下的差容可能不会影响同步，它是否用于 Tx 和 Rx？

问题：您是否有使用 DP83826的以太网应用的良好参考设计？ 我已经检查了 DP83826EVM (https://www.ti.com/tool/DP83826EVM， https://www.ti.com/lit/ug/snlu262/snlu262.pdf)，它是好的起点，还是您也有其他起点？

DP83826EVM 具有“ECS-250-12- 33Q-JES-TR”晶体 + 2个22pF 电容器。 这是 DP83826上晶体的推荐配线吗？

感谢您的支持，感谢您的帮助:-)

乔尔

你好 ，Gerome Cacho

感谢您的确认。 Crystal 已订购，但应在明天或第二天到达，我将在 本周结束前对 PCB 进行修改，并在此处报告结果。

乔尔