This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCA9548A:选择通道x时,主侧和从侧I2C线路总上拉电阻计算

Guru**** 2398695 points
Other Parts Discussed in Thread: PCA9548A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/599908/pca9548a-master-and-slave-side-i2c-line-total-pull-up-resistor-calculation-when-channel-x-is-selected

部件号:PCA9548A

您好,团队,

我有一个关于PCA9548A的问题。

SDA/SCL和sdX/SCX都分别被拉至3.3V,如何计算I2C数据和CLK线总拉电阻值? 它是否只是作为并联电阻器计算?

例如,选择通道0时,没有其它设备连接到I2C总线,整个数据线上拉电阻器4.7K//4.7K=2.35k吗? 还是仍单独计算?

对于内部交换机,它只是CMOS交换机吗? 如果一个开关打开,两侧的电阻器拓扑是什么?

谢谢。

约翰尼

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    任何人都可以帮助解决此问题?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Johnny:

    当开关打开时,电阻将被并联考虑,这是正确的。 它是基于FET的开关,具有低导通状态电阻。

    最大
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    最大,

    1.客户发现,如果SDA/SCL被上拉,SD0/SC0没有通过电阻上拉,选择通道0时输出电压将异常。 如果内部开关具有低接通电阻,我认为SD0/SC0电压应等于SDA/SCL。 您可以帮助解释一下吗?

    2.如果SDA/SCL和SD0/SC0都被上拉,一旦SD0/SC0对GND短路,是否有电流流流过内部开关而没有任何保护?

    谢谢。
    约翰尼
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请就提出的问题提供帮助。 谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Johnny:

    为了便于电压电平转换,有源开关仅在器件的一侧被拉低(例如,通过漏极开路I2C驱动器)时导电。 这意味着您需要两侧的上拉电阻器(SDA/SCL和SD0/SC0)。 否则,将无法驱动高级信号。

    最大
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    最大,

    感谢您的回复。 下面的另一个问题怎么样?

    1.客户发现,如果SDA/SCL被上拉,SD0/SC0没有通过电阻上拉,选择通道0时输出电压将异常。 如果内部开关具有低接通电阻,我认为SD0/SC0电压应等于SDA/SCL。 您可以帮助解释一下吗?

    谢谢。
    约翰尼
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    约翰尼,

    这就是我试图回答的问题。 在低电平行驶时,开关只有低电阻。 电阻器需要将高电平拉高。 如果不使用上拉电阻器,您将无法获得正确的输出电压/波形。

    最大
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    最大,

    我对此感到困惑:"在低电平行驶时,开关只有低电阻。"

    您提到"当开关打开时,将考虑并联电阻。 它是基于FET的开关,具有低导通状态电阻。'

    那么,在高速行驶且开关打开时,电阻如何? 不 并行?

    谢谢。

    约翰尼

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    当总线状态为高时,每侧通过上拉电阻单独向上拉至各自的电源。 这允许在开关的两侧使用不同的上拉电压。

    最大