• 状态
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 131 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65LVDS109：SN65LVDS109

admin
Guru**** 747480 points
Other Parts Discussed in Thread: SN65LVDS100
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/637432/sn65lvds109-sn65lvds109

部件号：SN65LVDS109
主题中讨论的其它部件：SN65LVDS100

您好，

我需要知道A线和B线之间的允许差异是什么，这样不会导致任何问题，即A线和B线与PCB编辑上的芯片线之间的容差，芯片正在驱动40MHz时钟。

请提供建议。

 

谢谢

  • 0
    TI__Guru**** 747480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，

    您能否详细说明您的问题？ 您是否询问了特定于设计边距或布局的问题？ 我们不清楚PCB编辑的问题。

    Dennis
  • 0
    TI__Guru**** 747480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Yossi，您好！

     

    我希望您询问SN65LVDS100设备在输入时可以处理的最大对内偏移(P和N信号之间)。 请确认。

     

    如果以上是正确的，则只要输入电压在其输入阈值限制内，设备就不会考虑其输入(A和B针)处的线对内偏移。 具有线对内偏斜的输入信号也会导致线对内偏斜的输出信号。 您应该在系统级别关注具有对内偏移的时钟信号，因为这可能导致占空比失真并影响您的计时。 它还会产生对EMI (电磁干扰)有害的高共模电压。

     

    此致，

     

    哈桑。

  • 0
    TI__Guru**** 747480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Yossi，您好！

    如果您认为此帖子回答了您的问题，请通过下面的验证答案按钮将其标记为已回答。 谢谢！

    Dennis