• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 449 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB926QSEVB：FPD-Link III解串器中的PLL设置

admin
Guru**** 2382410 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/597541/ds90ub926qsevb-pll-settings-in-fpd-link-iii-deserializer

部件号：DS90UB926QSEVB

您好，

您能否为FPD－Link III解串器中的PLL设置提供以下信息 ，以便使用示波器测量信号：

数据速率

- PLL类型(一级或二级)

－环路带宽

-在二级PLL时，增益或衰减(损耗)

如果存在差异，则需要DS90UB926，DS90UB914，DS90UB948，DS90UB940的信息。

谢谢！

  • 0
    TI__Guru**** 2382410 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，
    我们已收到您的查询，应用工程师将在进一步审核后回复您。
  • 0
    TI__Guru**** 2382410 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，
    对于FPD-Link Deserializers，数据取决于序列化器的应用用例和PCLK。
    您计划使用示波器执行的测量类型将决定要使用的设置。
  • 0
    TI__Guru**** 2382410 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    巴尔斯先生是应我的请求设立这一职位的。

    我们要查看眼图和BER测量。 因此，示波器必须重新生成FPD III信号的系统时钟。 我们有一个Keysigth (DSAV134A)。

    但是我们生产测试系统，并且有大量的信号和PCLK。

    您能告诉我PLL类型和环路带宽吗？

    如何根据PCLK计算数据速率？

  • 0
    TI__Guru**** 2382410 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    要根据PCLK计算数据速率，这取决于特定序列化器和反序列化器对。 对于92x系列，这在AC特性中注明

    UI–单位间隔等效于一个序列化数据位宽度(1UI = 1 / 35×PCLK)。 UI可按PCLK频率进行扩展。

    要估计反序列化器，请使用自定义PLL将Clock Recover (时钟恢复)设置为f/15，其中f是PCLK频率。

    此致，

    Liam