[参考译文] TLIN1039-Q1：TXD 引脚上的内部下拉电阻器

Hirata-San、

[~引脚 userid="185593" url="支持/interface-group/interface/f/interface-forum/1124143/tlin1039-Q1-internal-pull-down-iter-at TxD-pin"

TLIN1039-Q1具有内部下拉电阻器。

在客户原理图中、EN 始终拉高。 (不受 MCU 控制)

因此、当 MCU 处于初始化状态且输出端口变为 HiZ 状态时、LIN 引脚会意外地将 LIN 总线驱动为显性状态。

我认为应该避免这种情况。 为了实现正常运行、TI 假设使用什么方法？

我认为可以通过控制 EN 引脚来避免这种情况...对吧？ 如果没有、您能告诉我详情吗？

[/报价]

如果 MCU 上电并在其信号线路上变为高阻态、那么我希望 EN 和 TXD 都下降到低电平、因此这会将收发器置于睡眠模式。

如果 EN 仍然为高电平、当引脚悬空时、下拉电阻会使 TXD 进入已知状态。 在 TXD 显性超时的情况下、如果 TXD 悬空、驱动器最终会被禁用、但 RXD 仍处于活动状态。

[引用 userid="185593" url="~//support/interface-group/interface/f/interface-forum/1124143/tlin1039-Q1-internal-pull-up－bers-at-TXD-pin"] TLIN1028-Q1具有上拉电阻和 TLIN1039-Q1 (+其他 TI 产品组合在 TXD/pin"]原因/背景是什么？TLIN1028-Q1具有上拉电阻器产品组合

TLIN1028-Q1具有内部 VCC、但其他器件没有。 它们不能拉高至 VSUP、因为这对于连接到数据线的逻辑电平微控制器而言是不安全的。

[~引脚 userid="185593" url="支持/interface-group/interface/f/interface-forum/1124143/tlin1039-Q1-internal-pull-down-iter-at TxD-pin"

3.如果可能，我的客户希望保持 EN 引脚为高电平(=不想通过 MCU 控制 EN 引脚)。

如果在 TXD 线路上添加了外部上拉电阻器、是否存在任何问题或疑虑？

如果这不是问题、那么什么电阻器范围是合适的？ 1-10kOhm？

[/报价]

您是要说一个上拉电阻器连接到* EN 线吗？ 无论采用哪种方法、EN 或 TXD 线路的 VCC 上拉电阻都不会出现问题。 如果 MCU 将这些输入悬空、这将有助于确保引脚处于已知状态。

该1k-10k 范围内的任何电阻器都是可以接受的。 我看到了所有这些工作。 在设计时、需要考虑由于使用更强的上拉电阻器而产生的电流消耗。

最棒的

Danny