This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI83-Q1:LVDS 输出的时序变化

Guru**** 2542290 points
Other Parts Discussed in Thread: SN65DSI83

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1101590/sn65dsi83-q1-timing-variation-of-lvds-output

器件型号:SN65DSI83-Q1
主题中讨论的其他器件:SN65DSI83

大家好、团队、

我的客户在其应用中使用 SOC->SN65DSI83->DS90UB927->DS90UB928 (显示模块)。

显示公司遇到闪烁问题、 并坚持根本原因是 H-空白在928 LVDS 输出下存在变化。

但927/928器件使用内部 PCLK 并与输出同步、因此不会有差异。

因此、我的客户询问 SN65DSI83器件是否能够生成一点 Hblanking 参数变化。

您可以帮助我回答客户的问题吗?

随附 DSI 调谐器设置和时序信息。

e2e.ti.com/.../9_5F00_2inch_5F00_set.pptx

谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    他们是否尝试过由 DSI83内部生成的测试模式、以查看闪烁问题是否消失?

    另请参阅此 e2e 指南中有关调试闪烁问题的信息、 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/990480/faq-sn65dsi84-how-to-debug-flickering-video-with-sn65dsi83-sn65dsi84-and-sn65dsi85

    谢谢

    David  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    在您的指导下、我要求客户尝试使用 patgen 来验证这一点。

    他们会这样做。 我将在获得测试结果后进行更新。

    BTW、客户仍在询问 Hblanking 在从 DSI 转换为 LVDS 时是否有变化。

    您可以帮助回答客户的问题吗?

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    除了 CH*_ACTIVE_LINE_LENGTH (活动像素数)外、无需将水平或垂直视频 CSR 配置与 DSI 输入值匹配。 换句话说、只要满足线路时间、LVDS 侧的消隐参数就不需要与 DSI 侧的消隐参数完全匹配。 但是、活动像素始终需要匹配。 因此、我不认为消隐变化来自 DSI83。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    我的客户仍然无法解决此问题。

    这是由 DSI 调谐器进行的寄存器配置、我的客户也使用该调谐器进行此项目和条件。

    e2e.ti.com/.../8357.9_5F00_2inch_5F00_set.pptx

    e2e.ti.com/.../2146.CSR.txt

    下面是客户的一些实验。

    1) 1)尝试禁用 PLL_EN (0x0d)并重新启用、问题已解决。

    2) 2)将 OLDI CLK (0x0a)从0x83更改为0x85时、问题样片的问题得到解决。但其他正常样片有闪烁问题。

    然后、我的客户要求现场支持。

    因此、我需要您的帮助来检查我需要检查的项目。

    1) 1)检查系统是否符合数据表中的初始化顺序。

    您还有其他项目可供我调试它吗??

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我将在 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1101590/sn65dsi83-q1-timing-variation-of-lvds-output 上按照调试指南进行操作

    1) 1)确保初始化序列遵循数据表中的表2、尤其是 在加电和稳定之后、DSI CLK 通道必须处于 HS 状态、并且 DSI 数据通道必须驱动至 LP11状态

    2) 2)启用测试模式并确保测试模式正常。  

    3) 3)禁用测试模式并检查 DSI 侧的线时间

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    感谢您的支持。

    我可以快速提出问题吗?

    1) 1)对于初始化序列、尤其是对于处于 LP 状态的 HS 状态和 DSI 数据通道情况、如果系统无法支持此序列、是否有任何权变措施来解决此问题?? PLL 复位(0x0d 位0)?? 或软复位(0x09位0)??

    2) 2)如果 INIT 序列不完整、即使尝试将0xff 写入0xe5以清除寄存器、错误标志也始终保持高电平?

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    它们必须遵循初始化序列、如果不遵循该序列、则无法保证器件运行。 它们需要遵循正确的顺序、然后查看是否仍在报告状态寄存器中的错误。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    感谢您的支持。

    我的客户要求我初始化序列流程图、以便于理解。

    因此、我将其绘制如下。

    这是正确的吗?

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您可以使用此 e2e 常见问题解答 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/852871/faq-sn65dsi84-no-display-output-with-sn65dsi83-sn65dsi84-sn65dsi85中的时序图 作为参考。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 David、这对我非常有帮助。

    我与客户分享了这一信息、客户给出了如下顺序。

    他们肯定符合初始化序列、我也同意。

    现在、只有1个样本存在问题、因为它们已在该项目中使用此器件4年。 每10次加电测试会发生1次时间问题。

    因此、我想指导他们前往质量团队进行进一步检查。

    您是否还有其他分析建议?

    BTW、客户报告了1个奇怪的测试实验、即如果他们在 CSR (OLDI 时钟客户使用的频率=61MHz)中将 LVDS CLK 范围从001更改为000、则不会发生问题。您是否有类似的经验?

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    他们是否做过这两个实验?

    2) 2)启用测试模式并确保测试模式正常。  

    3) 3)禁用测试模式并检查 DSI 侧的线时间

    它们还可以执行 ABA 交换、以查看问题出在电路板还是器件。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    1)是的、他们进行了 patgen 测试、结果正常。没有问题发生。

    2) 2)要求他们检查 DSI 侧的线路时间。

    3) 3)如果可以进行 ABA 交换、他们将要求 OEM (VW)批准。

    对于1个快速问题、LG 将其测试实验报告给 VW。

    VW 询问 LVDS CLK 范围是什么??

    我知道该寄存器用于配置 OLDI PLL VCO 范围、该范围将根据 OLDI 时钟要求进行调整。

    我是对的吗?

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    为了使 DSI83-Q1内部 PLL 正常运行、LVDS_CLK_RANGE 和 CH_DSI_CLK_RANGE 必须分别设置为 LVDS 输出时钟和 DSI 通道 A 输入时钟的频率范围。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    很抱歉、客户对此需要更详细的解释。

    我知道这应该是根据 OLDI 时钟要求选择的 PLL VCO 频带。

    我是对的吗?

    谢谢你。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我没有 DSI83-Q1的详细 PLL 实现信息、但很可能寄存器会设置正确的 PLL VCXO 范围。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    即使 LG 作为数据表满足加电顺序要求、更多样本会发生闪烁问题。

    问题样本#1、故障率为1/22周期开/关测试。 (寄存器0xe5中无错误标志)

    问题样本#2、故障率为开/关测试的1/51周期。 (寄存器0xe5中无错误标志)

    但是、当在2ea 问题样本上进行1000次循环测试时、将 LVDS CLK 范围值(地址0x0a)从0x03更改为0x01时、不会出现问题。

    e2e.ti.com/.../5861.CSR.txt

    您是否有任何预期的根本原因? 我认为在将数据从 DSI 传输到 LVDS 时会出现一些错误。

    现在、问题已报告给客户 VW、我们需要紧急支持。

    您可以支持我解决此问题吗?

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    这似乎是 DSI 调谐器 SW 的问题、因为 SW 生成的位字段值为001、但 CSR ADDR 值为0x03、因此在从位字段值转换为 CSR ADDR 值时、SW 存在问题。  

    如果您查看数据表、001是61MHz LVDS 输出时钟的正确值。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、David

    此设置从位1而不是位0开始。

    因此、我了解寄存器值0x03对于61MHz LVDS CLK 范围是正确的。

    你怎么看?

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    正确、我错过了位0、因此寄存器值将为0x03、以 DSI_CLK 作为时钟源。 因此 DSI 调谐器软件是正确的、它们不符合建议的寄存器编程值。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    是的。即使 LG 使用正确的设置、问题也会发生。 (0x03)。在验证问题时、问题在使用0x01时得到解决。  

    这是问题。 目前、它们有3个问题样本。闪烁问题是由 LVDS 输出 H 消隐变化引起的、这是由 LVDS 调试板验证的结果。

    您是否知道客户验证结果等类似问题?

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    哈里

    在这三个部件上、它们是否实际测量了 LVDS 时钟输出并将波形与已知正常的单元进行了比较?  

    我以前没有听说过任何人报告过这种类型的问题。

    谢谢

    David  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、David。

    NG 芯片和 Good 芯片之间的 LVDS CLK 输出相同。

    但是、我无法直接分析 LVDS 数据以查看时序是否正确。

    这就是 LG 使用 LVDS 转换器通过转换器寄存器读取时序信息的原因。

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Harry

    您要测量的确切 LVDS CLK 频率是多少? 由于它们使用 DSI CLK 作为输入时钟、LVDS CLK 从 DSI CLK 获取、您还可以测量 DSI CLK 频率吗?

    LVDS_CLK_RANGE 必须设置为 LVDS 输出时钟的频率范围、以便 为内部 PLL 选择适当的设置、因此如果它们更改 了 LVDS_CLK_RANGE 并解决了闪烁问题、 我的预期 是、我们将看到好的部分和坏的部分之间存在一些差异。

    除了时钟频率测量请求之外、它们还能

    1.检查 DSI 侧的线时间?  

    2.进行 ABA 部件交换

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    1)让我提供从客户获取数据后的线时间。

    2)是的、按采样进行发布。

    1更多信息是使用突发模式。这是否需要任何配置??

    我在 E2E 中发现了另一个类似问题、如下所示。

    (+) SN65DSI83-Q1:DE PERIOD 具有+/- 1clk -接口-内部论坛-接口-内部- TI E2E 支持论坛

    您还记得什么原因是什么问题吗?

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Harry

    e2e 标签中的这个问题仍然是指 DSI 侧的线时间必须与 LVDS 输出上的线时间相匹配。 我在收到最后一封邮件后从未收到任何回复、因此我不确定线路时间是否是问题的根本原因。

    谢谢

    David