This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCA9548A:是否可以降低逻辑0输出电压?

Guru**** 670150 points
Other Parts Discussed in Thread: PCA9548A, PCA9517, TCA9800, TCA9517
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1114683/pca9548a-is-it-possible-to-lower-the-logic-0-output-voltage

器件型号:PCA9548A
主题中讨论的其他器件: PCA9517TCA9800TCA9517

各位专家,您好

我有一个用于驱动多个 Si570A 器件的应用。 遗憾的是、Si570A 具有一个非标准 i2c 接口。  其逻辑0的阈值为0.5V 或更低、而不是 VDD 的标准30%(大约为1V 或更低)。

PCA9548A 输出大约0.5V 的低电压、这正是裕量。  有时、我的设计中的某些 Si570没有响应。  较弱的上拉电阻(较大的上拉电阻器和将 Vcc 从3.3V 降低到3.15V)有所帮助。

我想知道,您是否可以推荐一种将时钟输出降低到明显低于0.5V 的方法,以获得一些裕度。

这是驱动 Si570的 PCA9548A。 时钟信号(以蓝色显示)不会低于0.5V。

请告诉我您的建议。

是否可以采取措施来改进这种器件组合?

是否有可提供较低逻辑0电压的替代 I2C 缓冲器?

感谢你的帮助。

此致、

Jim B

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该器件是一款无源开关、导通电阻高达30 Ω。

    确保交换机两侧的上拉电阻较弱(它们并行工作)。 但最可能的原因是任何器件都会驱动线路。 什么是主器件? 是否有任何缓冲器或转换器?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我正在与 Jim 一起处理这个问题。 上面原理图中显示的 PCA9548A 由 Xilinx ZC702评估板的 I2C 总线驱动。

    下面是整个端到端 I2C 链的样子:

    我认为逻辑0电平主要由上游 PC9517 I2C 转换器决定。

    典型 VOL 为0.52V。 不过、不确定 SCL 逻辑0为何高于示波器捕获中的 SDA。

    也许我们只需在 PCA9548A 开关和 Si570之间的应用板上添加一个缓冲器即可?

    谢谢、

    Charlie

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    kΩ 线路上的另外两个上拉电阻、有效上拉电阻为1.9k Ω。 PCA9517在 B 侧输出端具有0.5V 偏移。

    像 TCA9800这样的缓冲器确实会有所帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢克莱明。 如果我们使用 TCA9800、是否可以将其放置在两个 PCA9548A 开关之间? 还是需要位于最后一个 PCA9548A 和 Si570之间、如下图所示? 有多个 Si570 (未显示)连接到开关的其他通道。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您可以使用单个缓冲器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、喜欢这个吗? 我担心将 TCA9800放置在两个开关之间、因为数据表显示"基于 FET/导通栅极的转换器通常不能在 B 侧使用、因为它们需要两侧上拉电阻器、并且当一侧拉低时、FET/开关关闭、可能会导致违反 IEXT-I。"

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是对的;在禁用的通道上、线路是浮动的。

    kΩ 禁用的通道没有速度要求、因此您可以放置非常弱的上拉电阻器、这些上拉电阻器的拉电流远低于 IEXE-I、例如100k Ω。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Charlie、

    您知道 Zynq 的 VOL 和 VIL 是什么吗? 您可以尝试翻转 TCA9517、使具有静态电压偏移的一侧不在开关的一侧。 这样、您就可以使用上拉电阻器更好地控制 VOL 的值。  此外、您使用的是图中所示的 TCA9517、不是 PCA9517?

    我还想补充的是、即使对于浮动通道、TCA9800也很可能无法与导通 FET 架构配合使用。 您将从 FET 的 RDS 中看到的额外压降可能足以导致器件出现严重振铃。 它对于器件预期提供的电流量非常特别。 但是、如果您想尝试一个样片、请告诉我、我们可以尝试为您提供一些样片。

    最棒的

    Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据 Zynq 数据表、VOL 最大值为0.45V。 VIL、max 为1.8V*35%= 0.63V。

    但是、我们不能灵活地翻转 PCA9517 -它位于 Xilinx 的 ZC702评估板上、我们不打算进行修改。

    PCA9517是 ZC702原理图所示(日期为2013年)。 我需要检查电路板以查看实际安装的部件。

    TCA9800是否采用评估板形式? 这对我们来说是最方便的测试。

    否则、如果您认为 TCA9800不是一个好选择、您还有其他建议吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此外、如果我们将 TCA9800放置在开关和 Si570之间、您描述的振铃问题不应该成为问题、对吧? (如从底部第二个图中所示)

    如果我们需要为每个 Si570器件配备一个 TCA9800、这并不是一大问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好、查理

    我们有一个适用于 TCA9802的 EVM、并且可以在该电路板上组装任何 TCA980x 系列。 您建议为每个 Si570配备一次 TCA980x 的解决方案将是理想之选。 我们不建议将器件的 B 侧连接到任何其他具有导通 FET 的器件。 因此、将其置于两个开关之间将不起作用、并且很可能会导致转换问题。  

    只需确保 TCA980x 的 A 侧是连接到开关的侧。

    最棒的

    Chris