Other Parts Discussed in Thread: DP83867IS
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83867IS 你好
我需要有关使用 DP83867IS 以太网 PHY 进行设计的帮助。 PHY 配置为 SGMII 模式并连接到 FPGA。
加电期间、RESET_N 被连接至低电平、并在稍后由软件释放。
我看到的问题是每次复位后 PHY 都会将 MDIO 信号拉低。 MDIO 保持低电平、直到复位被再次置为有效。 存在一个2k 上拉电阻器。
我偶然发现的唯一权变措施是~200ns 的复位脉冲释放了 MDIO 线路、并且管理接口和以太网连接工作正常。 如果复位脉冲长于200ns、则 MDIO 在复位后保持低电平。 但根据数据表、复位必须保持至少1us。
如何运行管理界面？ 是否存在任何可解释类似行为的已知问题？
提前感谢您、致以诚挚的问候、
Andreas
