This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65HVD3082E:关于 SN65HVD3082EDR 封装引脚间距尺寸的容差。

Guru**** 1135610 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1130288/sn65hvd3082e-about-the-tolerance-of-sn65hvd3082edr-package-pin-pitch-dimensions

器件型号:SN65HVD3082E

大家好、

我的一位客户将使用 SN65HVD3082EDR 作为他们的新产品。

现在、他们有以下问题。 请给我回复。

问:在封装(SOIC、D 封装)尺寸图中、未显示封装引脚间距尺寸的容差。
   它们 只是"6X 0.050[1.27]"和"2X0.150[3.81]。  
   1.您是否有 D 封装引脚间距的容差数据?
   2.为什么没有显示这些容差?

非常感谢您的答复。

此致、
Kazuya。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该尺寸通常非常精确且一致、因此不会为其指定容差。 JEDEC MS-012也不指定容差。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kazuya、

    Clemens 正确-器件间距是最一致的尺寸指标之一、不属于 JEDEC MS-012标准。

    我将联系我们的包装团队、看看我们是否具有容差值(我希望在接下来的24-48小时内得到答案-但我将更新状态、让您了解进度)。 我不知道我们是否取值、但我会为您仔细检查。

    最棒的

    Parker Dodson  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Parker、Clemens、

    非常感谢您的回复和善意。

    我希望您有任何有关引脚间距容差的数据、我期待收到您的更新。

    再次感谢、致以诚挚的问候、
    Kazuya。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kazuya、

    因此、我从我们的封装团队那里听到、看起来我们没有间距容差。 原因在于、除了 Clemens 所指出的、SMT 应用中的间距容差并不被视为关键-这是基于标准的、而且通常间距的可变性非常低。 因此、很可能会有很小的变化、但在列出了所有其他尺寸的 SMT 应用中、这并不重要。  

    如果您有任何其他问题、请告诉我!

    最棒的

    Parker Dodson