This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83826E:自举配置与内部上拉/下拉电阻器

Guru**** 2513185 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1130870/dp83826e-bootstrap-config-vs-internal-pull-up-pull-down-resistors

器件型号:DP83826E

您好!

我正在开发电路板、我们正在尝试在 DP83826中进行设计。 我通常理解自举引脚的概念、以便在上电复位后进行快速配置/行为。

一般而言、我看到许多引脚都分配了内部上拉或下拉电阻器。

此外、每个自举特定引脚都分配了默认值。

我希望确保了解默认值与每个引脚的指定 PU/PD 分配之间的关系。 在上面的示例中、在 基本模式下、该表指示 RX_D3/PHY_ADD0的默认值为  我来说、这表示该引脚上存在内部上拉电阻。  
但是、当我查看数据表的表7-1时、该表指示为 RX_D3分配 了上电下拉电阻。 这向我表明、该引脚的"默认"值将为0、而不是表9-14中所示的1。

此外、我想澄清一下、在第9.4.1.2节中、如果列出的默认状态与我所需的芯片配置相匹配、 我 不需要添加任何外部上拉或下拉电阻器。 例如、表9-16表示默认行为是 启用了自动协商、因此、我不需要添加任何外部上拉/下拉?

不过、另一个示例是、我希望我的设计在启用全双工   的情况下退出复位、因此我需要在引脚16 (LED1/TX_ER)添加一个2.49k 下拉电阻、以便在上电时将模式注册为0 (全双工)。

感谢您对此提供的任何澄清。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Adam -  

    我有与你相同的问题,希望我们能很快得到答案。

    最后一点我有一些输入- 在数据表的第55页、在表9-22 BMCR_Register 中、位12是自协商使能位。 当为高电平时、自动协商被启用。 此外、该寄存器的[8]和[13]位被忽略。 位[8]和[13]分别是双工模式和速度选择位。  由此、我了解到、当自动协商被启用(默认情况下)时、速度和双工自举就不是必需的了。

    我希望,在我们等待更知情的答复时,至少会有所帮助。

    Adrian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Adam:

    让我与团队核实一下、明天回来。

    谢谢、

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Adam:

    请参阅以下 E2E 帖子、该帖子将回答您的第一个问题: https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1099782/dp83826i-strap7-strap2-in-basic-mode?tisearch=e2e-sitesearch&keymatch=dp83826%20strap7 

    您的第二点是正确的。 如果默认状态是所需状态、则无需外部电阻器。  

    Adrian 在回答您的最后一个问题时回答正确。

    谢谢、

    David