[参考译文] TCA9803：EMI 测试发生错误

您好、Shinichi、

我正在与 I2C 专家一起回顾这一点。 明天下午5点(美国标准时间)我将得到您的答案。  

此致、

Tyler

您好、Shinichi、

原理图对我来说很好、似乎遵循了器件 A 侧和 B 侧的正确布线。  

我假设导线距离很长=>30cm 到50cm、总线控制器和总线目标之间的距离小于10cm、因此这些线路上会产生电磁噪声、从而导致通信中的 I2C 位错误。 如果要以100MHz 的频率注入波形、波长为3m、四分之一波长= 0.75m。 由于接线的最大距离为0.5m、因此您将接近此四分之一波长标记、这使得导线充当相当好的天线来拾取此10V/m 波。 如果您以某种方式缩短接线、您可能具有更好的信号完整性、这并不会让我感到意外。 I2C 通常是板间连接、布线距离很短、因此可提供更好的 EMI 抑制比。  

增大上拉电阻器的值会更好地保持电压、并有助于消除 EMI。 在这种情况下、我们受到限制、因为 I2C 具有特定的上升时间标准以及特定的电压电平要求。  

对电源进行滤波也可能有助于这种情况、因为波也可能耦合到电源上。 在 VCC 和 GND 之间放置几个滤波电容器不会有任何问题。  

您是否使用屏蔽电缆？  

您能否发送正在注入系统的故障波形的图片/捕捉？

此致、

Tyler

您好、Tyler、

感谢你的答复。

我知道、I2C 的传输距离很长、并且接近 EMI 噪声频率的1/4波长、因此会受到影响。

我将要求客户确认上拉电阻值的增加以及电源的应对措施。
我还会让他们获取波形。

变速器不使用电缆。 它通过多个板通过一个连接器进行连接。
在客户的现场、对这种模式采取了各种措施、但这些措施无效。
电路板上是否还有其他任何一对可以完成的任务？

——客户的意见

SDA 和 SCL 之间还有一个 GND 保护、用于防止串扰。
但是、抗辐射性仍然会导致90MHz 附近的通信错误。

据说 PDR 和 PUR 是 B 侧的 NG、因此在 SDA-GND 和 SCL-GND 之间只添加了电容器。
今天我尝试了各种方法、例如插入和插入铁氧体磁珠、但没有改善。 。 。

--

感谢您的大力帮助与合作。

此致、

新一

您好、Shinichi、

我认为长电缆是测试 EMI 时的主要问题。 是的、请参阅增大上拉电阻对测试的影响。 对电源电压进行滤波、以消除电源线上的噪声。

当您说：

[引用 userid="119143" URL"~/support/interface-group/interface/f/interface-forum/1051963/tca9803-an-error-happend-at-emi-test/3894711 #3894711"]传输不使用电缆。 它通过多个板通过一个连接器进行连接。
在客户的现场、对这种模式采取了各种措施、但这些措施无效。
电路板上是否还有其他任何一对可以完成的任务？[/报价]

布线距离是板间连接的长度--布线长度？ 因此、我假设屏蔽电缆不是一个选项。 什么模式？ 您对可在电路板上完成的任何其他对意味着什么？

我可能在讨论接收端是否有上拉/下拉电阻器时讲错了 遗憾的是、对于该器件、由于电流源有助于确定总线是否驱动为低电平、因此在 B 侧使用 PUR/PDR 是不正确的。 客户当前的电路配置在 B 侧没有 PUR/PDR 的情况下被正确使用。

SDA 和 SCL 线路上接地的电容值是多少？ 客户在 I2C 中的工作信号速率是多少？ 总线电容过大会影响 I2C 总线 SDA 和 SCL 线路上的传输上升时间、从而导致通信错误。 I2C 总线上有多少个控制器/目标器件？

我们是否知道使用的铁氧体磁珠的电气特性？ 类似这样的曲线：

此致、

Tyler

您好、Tyler、

感谢你的答复。

电路板上是否还有其他任何一对可以完成的任务？

-->这是一个排印错误。 我想问是否有其他措施。

不建议客户和我了解 B 侧的 PUR 或 PDR。

使用的铁氧体磁珠为742792040。

e2e.ti.com/.../742792040_2D00_1720361.pdf

当它们安装在器件附近时、它们不起作用。

作为新信息、当客户将电缆连接到传输线中间附近的连接器并使铁氧体磁芯转动三圈时、

正常通信成为可能。

据推测、将铁氧体磁芯放置在接近传输中点的位置可能已经成功。

因此、他们正在考虑在中点使用铁氧体磁珠作为对策。 该方向是否正确？

众所周知、当滤波器由铁氧体磁珠和电容器组成时、噪声抑制效果会得到改善。

我们认为很难添加电容器、因为20个器件连接到 I2C 线路、并且 TCA9803的 B 侧存在电容限制(<400pF)。

感谢您的大力帮助与合作。

此致、

新一

您好、Shinichi、

看起来铁氧体磁珠会衰减数据表中的正确频率范围。 根据数据表、80MHz - 100MHz 范围似乎位于铁氧体磁珠的电阻区域。  

我发现、在传输的中间位置附近连接可能有助于减少天线的影响、正如我之前所描述的那样。 我认为在中间点实施铁氧体磁珠是一个好主意。 另一方面、电容很棘手。 TCA9803遵循 I2C 总线电容标准、该标准的标准化电容小于400pF。 如果您计划增加更多电容、请记住 PCB 的布线电容、连接到总线的器件数、信号速率、上拉电阻值等 如果设计接近400pF 限制、I2C 缓冲器解决方案可能有助于重置总线电容。  

您是否有比连接的功率点更详细的原理图？ 在实施中间连接之前和之后、您是否有 I2C 数据流的示波器捕获？   

此致、

Tyler

您好、Tyler、

感谢你的答复。

在这种情况下、将铁氧体磁芯安装在传输线路的中间位置是有效的。

因此、铁氧体磁珠将安装在基板上以进行确认。

另一方面、I2C 的电容值必须小于400pF。

因此、我们将限制其使用。

感谢您的大力帮助与合作。

我将尝试获取波形和原理图。

此致、

新一

您好、Tyler、

我可以获得原理图和波形。

请给出建议。

主器件侧

从器件侧

Wurth FB (742792040)被逐一放置在所有电源线路、GND、SDA、SCA 中间。

FB 两侧连接了0.1uF 陶瓷电容器、因此电源与 GND 之间的距离为 π μ m 类型。

SDA 和 SCL 线路仅为 FB。 (感觉噪声仅由杂散电容衰减)

从侧测量的硅铁氧体磁珠波形  

在挂断之前，通信是正常的。

EMI 辐射、通信挂起0.5秒。

之后、通信成功。

在添加铁氧体磁珠之前无法进行通信。

黄色：SDA、蓝色：SCL

使用具有20MHz 滤波器的示波器测得

--客户的意见----

通过向 SCL、SDL、电源和靠近传输线路中间的 GND 添加铁氧体磁珠、已消除了 I2C 错误。
微型计算机内部的错误判断被延迟、因此错误消失。

但是、波形有一些奇怪的东西。
有一个部分、SCL 始终为 L 0.5秒(所谓的总线挂起状态)。

辐射抗扰性噪声仅发生两次、即应用开始时和应用结束时。
在辐射噪声时(此时约20秒)、可以继续正常通信。
因此、图案布线长度可能无关紧要。

*这不是由 I2C 缓冲器引起的。 即使我移除了 I2C 缓冲器、也是如此。

我猜是这样的。
GND 是
・稳态→受噪声干扰→I2C 波形是否受到片刻干扰？ →挂断？
・受到噪声干扰→恢复到稳定状态→I2C 波形是否受到片刻干扰？ →挂断？
或类似的东西。 。 。 微型计算机可能很弱。

--

客户还有其他问题、请告知。

您认为使用共模滤波器更好吗？
共模噪声可以消除、但很难添加 CMF、因为 CMF 必须插入每条线路和 GND 之间。

感谢您的大力帮助与合作。

此致、

新一

您好、Tyler、

客户正在考虑在 SCL 和 ADL 中添加串联电阻。

请给出建议。  

--

我搜索了各种在线文章、并了解到如果我将100Ω Ω 或330Ω Ω 与 I2C 的 SCL 和 SDA 端子串联、它将更能抵抗射频噪声。

NXP I2C 规范的第7.4节还提到了串联保护电阻器。

对于 SDA 和 SCL 引脚串联的电阻值、TCA9803DGKR 是否具有调节功能？
添加位置是否有规定？
(例如、SCL 最接近主器件端9803上的 SCLB？ SDA 最接近主器件和从器件的引脚？)

我想尝试通过插入 FB 和 C 来尝试该串联电阻、以提高抗噪性能。

--

感谢您的大力帮助与合作。

此致、

新一

您好、Shinichi、

[引用 userid="119143" URL"~/support/interface-group/interface/f/interface-forum/1051963/tca9803-an-error-happend-at-emi-test/3899305 #3899305"]

在这种情况下、将铁氧体磁芯安装在传输线路的中间位置是有效的。

因此、铁氧体磁珠将安装在基板上以进行确认。

[/报价]

我认为这是一个很好的解决方案。 在传输线路中间附近安装铁氧体磁芯可能有助于通过缩短传输线路长度来消除反射。 铁氧体磁珠 的近似阻抗为300ohm 90MHz 和600ohm @ 100MHz，这对于正在进行的 EMI 测试很好。  

[引用 userid="119143" URL"~/support/interface-group/interface/f/interface-forum/1051963/tca9803-an-error-happend-at-emi-test/3899305 #3899305"]

另一方面、I2C 的电容值必须小于400pF。

因此、我们将限制其使用。

[/报价]

在 这个问题中、我忘记了我们要查看的器件。 这是我的坏情况。 TCA9803是 I2C 缓冲器。 此器件将总线电容从总线的一侧分离到另一侧。 因此、理论上、您可以使电容值加倍：A 侧400pF、B 侧400pF。 这一事实为设计空间提供了更多有关 I2C 标准导致的电容限制的空间。  

在从器件/目标侧的原理图中、我看到有上拉电阻器 R7和 R6。 我看到它们是开路的、但即使 TCA9803未激活、这些电阻器也不应出现在 B 侧：  

如果未使用 B 侧的引脚、则建议按照数据表将其保持悬空：

外部上拉电阻可能会提供额外的电流、使 IILC 超出规格、从而阻止总线发送逻辑低电平。

[引用 userid="119143" URL"~/support/interface-group/interface/f/interface-forum/1051963/tca9803-an-error-happend-at-emi-test/3901215 #3901215"]*这不是由 I2C 缓冲器引起的。 即使我删除了 I2C 缓冲器、也是如此。[/quot]

我认为这是有道理的、因为当发生抗辐射噪声时、它似乎不会影响 SDA 线。 如果它影响 TCA9803、我假设它会对 SCL 和 SDA 线路产生某种程度的相同影响、将两条线路锁存为低电平、但这似乎只影响时钟线路。  

我注意到 B 侧的总线线路上有一些 ESD 保护。 ESD 二极管可能存在一些泄漏电流、可能会使 IEXT-I/IEXT-O 超出规格、请参阅数据表：

[引用 userid="119143" URL"~/support/interface-group/interface/f/interface-forum/1051963/tca9803-an-error-happend-at-emi-test/3901215 #3901215"]我猜到了这样的情况。
GND 是
・稳态→受噪声干扰→I2C 波形是否受到片刻干扰？ →挂断？
・受到噪声干扰→恢复到稳定状态→I2C 波形是否受到片刻干扰？ →挂断？
或类似的东西。 。 。 微型计算机可能较弱。[/报价]

我不知道我是否理解这是如何导致假设微型计算机很弱的？  

[引用 userid="119143" URL"~/support/interface-group/interface/f/interface-forum/1051963/tca9803-an-error-happend-at-emi-test/3901215 #3901215"]您认为使用共模滤波器更好吗？
共模噪声可以消除、但很难添加 CMF、因为 CMF 必须插入每条线路和 GND 之间。[/quot]

由于实施的复杂性、不确定共模滤波器是否是每个总线线路和 GND 之间的良好选择。 一阶二阶共模滤波器的元件可能会对总线上升时间和总线电容产生影响。  

[引用 userid="119143" URL"~/support/interface-group/interface/f/interface-forum/1051963/tca9803-an-error-happend-at-emi-test/3901233 #3901233"] TCA9803DGKR 是否对 SDA 和 SCL 引脚串联的电阻值进行了调节？

数据表的第9.4.1.1.2节介绍了串联电阻及其对器件的影响：

添加串联电阻的主要注意事项是、由于电阻器上的压降、它会影响您的电压。 必须适当地选择电阻器的值、以确保压降不会干扰您的逻辑电平。 还必须记住、添加串联电阻器将创建一个具有 SDA 和 SCL 线路总线电容的低通滤波器、这是另一个设计注意事项。  

此致、

-Tyler

您好、Tyler、

感谢你的答复。

我将与客户分享您的建议。

当他们有其他问题时、我会再次咨询您。  

感谢您的大力帮助与合作。

此致、

新一