请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN65LVCP114 大家好、
我的客户开发 了一个测试板：
使用 FMC+连接器的测试板、总容量为116个单端 IO
但我们的设计包含184个引脚。
大多数引脚用于同步总线并且可进行多路复用、一个部分可在上升沿传输、另一个部分可在下降沿传输。
这样、我们就可以将板载物理引脚的数量减少两个184/2=92、并解决我们的连接器限制问题。
我们目前正在寻找能够将 DDR 数据总线转换为两个单时钟边沿总线、反之亦然的芯片
您是否知道如何解决它？
谢谢
1月
