[参考译文] SN65CML100：关于 SN65CML100的 LVDS 输入电压

Malik Barton57 San

输入 LVDS2.5 (Vcm = 2.5V)和

是否可以在输出(Y、Z)上拉至 VCC = 3.3V 且每个输出为50Ω μ A 的情况下以 CML 运行？

此外、通过电容器耦合接收 CML 的 IC 是

在 VREF = 2.5V 时、它由50Ω Ω 端接。

运行 CML 时、发送和接收端接电压是否必须相同？

如有可能、请告诉我。

是否有必要将串行放置在差分 CML 中的耦合电容器(0.1uF)的电容尽可能正负对齐？

(使用高精度产品)

您好！

是的、输出级共模电压可以是3.3V

是的、如果使用交流耦合、则交流耦合电容器两侧的端接电压不必相同。  

 出发地： https://www.ti.com/lit/an/slla120/slla120.pdf 

我不理解您的最后一个问题、您是否在问如何在 PCB 布局中放置交流耦合电容器？

Malik Barton57 San

感谢你的答复。

感谢您的回答。

最后一个问题
用于交流耦合的耦合电容(0.1uF)的说明、我想知道电容误差是否在信号(+、-)之间

并将影响信号质量。

是否需要采用高精度电容器？

您好！

我现在理解您的问题、 该误差会引入较小的偏斜。 通常、如果使用5%的电容器、这不是问题。   

Malik Barton57 San

请在下面告知我。
是否可以在 CML 线路和 VCC 之间使用大小为49.9Ω Ω 的1005 (mm)(0.1W)端接电阻器？
或者、我应该使用允许损耗更高的电流？