• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 463 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IR：在硬件配置引脚锁存期间(&quot)；

admin
Guru**** 2762685 points

Other Parts Discussed in Thread: DP83867IR, DP83867IS

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1042203/dp83867ir-during-latch-in-of-hardware-configuration-pins

器件型号：DP83867IR
主题中讨论的其他器件： DP83867IS


大家好

如果我们问 DP83867IR、您会介意吗？

在"硬件配置引脚的锁存"期间、能否让我们了解输出引脚的条件- RX_D0-D1？
这些引脚是否在引导设置期间处于高阻态？ 这些引脚不是低电平、对吧？  
 



此致、

大田松本

  • 0
    TI__Guru**** 2762685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Matsumoto-San、您好！

    这些引脚不是 Hi-Z 除非另有连接到外部电阻器网络、否则在通过内部电阻器进行采样期间、这些电阻器默认下拉(请参阅数据表的图25)。

    此致、

    Gerome

  • 0
    TI__Guru**** 2762685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gerome San

    非常感谢您的回复。
    好的、我们明白了。

    以防万一、客户使用具有 SGMII 接口的 DP83867IS。
    对于 SGMII、如果使用  DP83867IS、引脚条件将为 RX_D0=SGMII_COP、RX_D0=SGMII_CON。
    是否与 默认下拉电阻相同？

    此致、

    大田松本

  • 0
    TI__Guru**** 2762685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Matsumoto-San、

    感谢您的提问。 这两个引脚都有内部下拉电阻器、请参阅 DP83867IS 数据表的第6页。

    此致、

    Gerome

  • 0
    TI__Guru**** 2762685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gerome San

    感谢您的始终支持！

    在客户电路板上、RESET_N=HIGH 后、RXD_D0 (TLOG_Setting)和 RXD_D1 (TLOG_Setting)将为低电平。
    客户电容设置：Rhi=2.49k，Rlo=open
    在重置设置之前：9k*(2.49k+9k)×1.8V=1.4V ->我们认为这是可以的。
    重置设置后：我们不明白为什么电压将是 GND 电平。


    如果您有一些建议、您能告诉我们吗？
    RXD_D0 (搭接设置)和 RXD_D1 (搭接设置)是否为 具有某种设置的开漏输出？

    此致、

    大田松本

  • 0
    TI__Guru**** 2762685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Matsumoto-San、

    这些引脚是输出、因此一旦它们离开采样级、这些节点将由 PHY 驱动。 这种行为是正常的、表明 PHY 目前未向 MAC 发送任何数据。

    此致、

    Gerome

  • 0
    TI__Guru**** 2762685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gerome San

    非常感谢您的回复。

    客户使用具有 SGMII 4线的 DP83867IS。
    因此、它们将这些引脚用于自举引脚以设置 PHY 地址。

    如果是、我们希望确认以下内容；
    在设置"硬件配置引脚的锁存"期间、电压将被分压(包含下拉电阻)。
    在"硬件 配置引脚的锁存"之后、如果输出设置为低电平、则电压将为低电平。

    我们的认可是否正确？

    此致、

    大田松本

  • 0
    TI__Guru**** 2762685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Matsumoto-San、

    感谢您的回答。

    是的、在自举期间、电压取决于数据表表表表5中所示的电阻器网络设置的分压。

    自举后、电压将较低、因为此输出引脚指示没有通信发送到 MAC。 由于这使用了 SGMII_CoP/CON、并且客户使用的是4线 SGMII、因此在该模式下、该引脚为 GND 是有意义的、因为它未使用。

    此致、

    Gerome

  • 0
    TI__Guru**** 2762685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gerome San

    非常感谢您的回复！

    好的、我们明白了！

    此致、

    大田松本