请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：XIO2001 我希望通过使用在 FPGA 上运行且延迟极低的 PCIe IP 内核与 PCI 目标设备进行通信。
这是一个相对自定义的应用、我的问题是这是一个解决方案的现成方式。 我希望能够通过 PCIe 以数据包的形式发送消息、例如"在地址0xABCD 上写入数据0x1234 "或"从地址0xAAAAAAA"、也可以发送该桥、 然后、将其设置为"write data 0x1234 at address 0xABCD"或 PCI 端的任何消息(遵循 PCI 规范)、并使该器件具有相对即插即用的功能。
我要研究的架构是 Primary FPGA=>PCIe-to-PCI-Bridges=> Target PCI Device，在这种架构中，目标 PCI 设备将永远不会成为或尝试成为总线主设备。
从本质上讲、我希望为 XIO2001提供一些配置、这是必要的接口电路、其余的支持在于主 FPGA 侧的 PCIe 开发和目标 PCI 器件开发、但桥接器实际上不需要其他任何东西。
XIO2001能帮助我实现这个目标吗？ 或者是否需要为 XIO2001进行定制驱动程序开发？
