This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TL16C750E:数据总线读取错误

Guru**** 2386620 points
Other Parts Discussed in Thread: TL16C750E
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1019923/tl16c750e-data-bus-read-error

器件型号:TL16C750E

大家好、

我们尝试使用 MCU 从 TL16C750E 读回寄存器、但发现上升沿缓慢上升、导致 MCU 侧出现错误。 不过、当写入 TL16C750E 时、上升沿看起来正常。 原因可能是什么?

阅读:

写入

谢谢!

罗伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Roy、

    我们在 o 示波器上看到哪些引脚? 这是并行数据引脚之一吗?

    -Bobby

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bobby、

    黄色的是芯片选择(CS)、蓝色的是 D0。

    罗伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Roy、

    我认为您可能已经上传了原始帖子中的相同图像、因为两张图片的时间戳都是14:29。 您能否提供另一张图片和标签、说明哪一张被读取、哪一张被写入?

    是否还可以在示波器(IOW/IOR)上获取其他信号?

    我猜这里的原因是 D0可能会从提供的图像中的输入转换为输出、并且 CS 的快速下降沿和可能靠近 PCB 上 CS 迹线的 D0迹线可能会导致串扰暂时将 D0推至低电平。 由于示波器的分辨率/采样率、我们可能看不到 D0引脚上的完全下降/下降。 对于读取操作、从 MCU 中我不会期望这会导致问题。  

    -Bobby

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bobby、

    你是对的。 我上传了两个相同的图像。 以下是正确的选项:

    阅读:

    写入:

    您可以看到、读取期间确实上升得非常缓慢、我们认为这会导致一些问题。

    我将很快为您提供 IOW 和 IOR 的波形。

    谢谢!

    罗伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否有可发布的原理图、或者可能通过电子邮件发送给我进行审核? 我想知道它们在并行数据引脚上是否有某种串联电阻、这可能会导致我们看到的这种奇怪的缓慢斜坡。  

    谢谢、

    -Bobby