This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] NS16C2552:采样时序偏差的影响

Guru**** 2573695 points
Other Parts Discussed in Thread: NS16C2552

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1018269/ns16c2552-effect-of-sampling-timing-deviation

器件型号:NS16C2552

尊敬的专家:

我的客户正在评估 NS16C2552并有疑问。

如果您能提供建议、我将不胜感激。

--

数据表中找到
UART 接收端有一个16倍于数据速率和的内部采样时钟
该采样时钟表示数据在每个位的6/16至7/16点进行采样。

我们使用数据:8位、起始位:1位、停止位1位、奇偶校验总共为11位。

假设采样点与标称采样点相差0.5ΔT μ s、如果连续接收该数据4个字节、
1) 1)重新同步每个起始位的采样时钟
→最大偏差为(11-0.5) x ΔT
2) 2)仅同步第一个起始位的采样时钟
→最大偏差为(44-0.5) x ΔT
它将是哪一个?

您对 PC16552的答案是相同的。

--

感谢您提前提供的出色帮助。

此致、

新一

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shinichi、

    UART 通常应执行选项1、其中、假设对停止位进行采样、它们会在起始位重新同步。 我们没有您所询问的器件的设计数据库、但通常如果您有第二个选项、则很明显、因为随着您连续发送更多字节的数据、您会看到信号完整性开始崩溃。

    -Bobby