This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI84:使用 DSI 调谐器进行寄存器配置

Guru**** 2387470 points
Other Parts Discussed in Thread: SN65DSI84
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1137006/sn65dsi84-register-configuration-with-dsi-tuner

器件型号:SN65DSI84
主题中讨论的其他器件: DSI 调谐器

尊敬的 TI 专家:

我已经看到了有关如何使用 DSI 调谐器配置 SN65DSI84的常见问题解答。 我已经尝试为 我们的1280x1024p@60fps 显示配置具有单路4通道 DSI /双路 LVDS 的 SN65DSI84、但我还有一些问题。

据我了解、我们的 DSI 时钟频率是固定的、因为连接到 SN65 DSI 输入的 SOM 数据表指定每通道1.5Gbps 的频率。 我不确定在 DSI 调谐器中作为 DSI 通道 A CLK 放置什么值。 我的所有尝试似乎都会导致输出选项卡中的值不兼容。

您能告诉我如何从每通道1.5Gbps 的值计算正确的 DSI CLK 频率?

有关 LVDS 和 DSI 特性的相关文档如下所示。

我们的屏幕时间安排:

SOM 的 DSI 接口:

提前感谢您的回答、

此致

格伦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Glenn、

    您能告诉我如何准确地从每通道1.5Gbps 的值计算正确的 DSI CLK 频率?

    正确的 DSI CLK 频率计算在计算中不直接包含1.5Gbps。 此外、每个通道有四条 DSI 数据通道、每通道的运行速率高达1Gbps、而非1.5。

    请参阅下面的计算。 根据数据表、您给出了 LVDSCLK = 54MHz。

    步骤8:

    填写 CLK 输入。 LVDS CLK 频率应在显示数据表的时序表中给出(请参阅步骤3)。 对于该显示屏、它为70.6MHz。

    您可以使用 DSI CLK 输入或外部基准时钟为 LVDS CLK 提供时钟。 此示例使用 DSI CLK 作为 LVDS CLK 的源。

    要确定 DSI CLK 频率、请使用以下公式:

    谢谢、

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Zach、感谢您的回答。

    我认为我误解了我们是如何选择 DSI 时钟的。 根据我的理解、它固定为 SOM 数据表提供的值。

    因此、根据您提供的计算结果、在我的案例中、DSI CLK 为324MHz。 然后、我应该了解如何在 SOM 侧将 DSI 时钟配置为该值。 我是否理解这一权利?

    谢谢、

    格伦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Glenn、

    听起来您有正确的理解。 如果您遇到更多问题、可以随意启动另一个线程。

    如果您没有其他问题、请单击 "此已解决我的问题"按钮。

    谢谢、

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Zach、我将尝试这个。

    此致、

    格伦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您的欢迎。

    谢谢、

    扎赫