This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83630:DP83630 -菊花链同步

Guru**** 1630180 points
Other Parts Discussed in Thread: DP83630
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1028950/dp83630-dp83630---synchronization-when-daisy-chaining

器件型号:DP83630

大家好、

产品所有者决定在产品中包含两个以太网 PHY (DP83630、支持 IEEE-1588 PTPv2)、以供将来使用、例如同步多个电路板和数据传输。 该电路板不包含 MCU、而是包含 FPGA、该设计提供有限的以太网开关功能、因此 PHY 可用于菊花链。 现在、我们尚未实施必要的代码来控制 PHY 并连接电路板上的 FPGA。

我知道、在讨论 Al-1032和以太网端口的功能时、我们很含糊。 Al-1032的项目主管添加了两个以太网端口、因此可用于同步器件、因此所选的 PHY 支持 IEEE 1588 PTPv2。 他想到的另一个可能的用例是、它可以用于使用 UDP 进行采集/生成。 我们的以太网交换机功能有限、因此可用于菊链。

以菊花链形式连接多个板时、人们可以期望什么性能? 在保持良好同步的同时、一个菊花链可以有多少个?

如果 PHY 是同步的、则需要通过 GPIO 线路为电路板上的电路生成时钟信号(通过 FPGA 的 ADC 和 DAC)、目标是在所有电路板上实现同步采集/生成。

这些时钟信号的频率将精确到电路板的1588时间、并且由于所有电路板都及时同步、因此我们在获取/生成信号时应实现同步。 可通过未来的定时事件或发送到所有电路板的外部物理信号来实现生成/采集的启动。

非常感谢您的反馈!

William

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、William、

    请原谅我的无知、但我在这里没有得到您的应用的正确图片。 请提供以下方面的帮助:  

    电路板的基本方框图突出显示了此处 讨论的菊花链拓扑、并突出显示了连接和所需的数据流。

    2.当您说"当以菊花链方式连接多个电路板时、人们可以期待什么性能?"时、 ,您 在寻找哪个参数来量化性能?

    3.当您说"在保持良好同步的同时、一个菊花链可以有多少个?"时、这里的同步通过/失败标准是什么?

    --

    此致、

    Vikram