[参考译文] MC3486：上升/下降时间

Cedrick、

这是一个非常旧的器件、因此很难找到特征评定数据。 您说过他们想要更改此芯片、他们是否需要上升和下降时间以便新器件可以匹配此参数？

此致、

Eric Hackett

尊敬的 Eric：

我希望你们做得好。 看起来像 Cedrick、我从两个不同的方向(OEM 和一级)获得了这个问题。 我想问的一点是，使用数据表参数计算输出驱动器高侧和低侧 FET 的最坏情况输出阻抗是否合理。 您是否看到此想法有任何问题？  如果我们的客户可以估算负载电阻和负载电容、他们可以计算自己在最坏情况下的上升和下降时间。  

由于我们已保证 VOH 和 VOL 数的负载电流在4.75至5.25伏的电源电压范围内得到保证、因此无法执行以下操作：

•  输出驱动器高侧 FET 的最坏情况 RDSON 为4.75V 的 VCC。 4.75V VCC 和0.4mA 负载，高侧 FET 在最坏的情况下将高电压拉至2.7V，这意味着其导通状态电阻为5.125kΩ Ω([4.75-2.7]/0.4mA)。
• 输出驱动器低侧 FET 的最坏情况 RDSON 在8mA 负载下为0.5V VOH，结果为100Ω μ  A ([05V-0.0V]/8mA)。

请告诉我您的想法、

John

John、

这对我来说很有意义、高侧的 Rdson 看起来很高、但你的数学算不上了。 我也在 Hao 购物、看看这个。

此致、

Eric Hackett

尊敬的 Eric：

谢谢！ 我的想法是一样的。 我一直听说 PMOS 的面积是具有相似导通状态电阻的 NMOS 的4倍、但通过标准推挽输出、使高侧的电阻比低侧的电阻低50倍似乎很疯狂。  

你好，Hao！ 希望你们做得好。 请告诉我们您的想法。  

John  

尊敬的 John：

我认为您的计算是有道理的(更精确地说、N 侧阻抗约为62.5Ohm)。 P 侧驱动强度弱得多的事实可能是由于电路像跟随器而不是放大器那样工作。  

此网站上进行了一些讨论。  

发射极跟随器应用(gsu.edu)

此致、

Hao

谢谢 Hao！ 不确定我是如何弄乱计算的、但感谢您的更正！ 让我在关闭线程之前跟进我的客户。  

John