This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TFP410:VSYNC/HSYNC 至 DE 有效时序

Guru**** 2535750 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1158805/tfp410-vsync-hsync-to-de-assertion-timing

器件型号:TFP410

从 VSYNC/HSYNC 到失效的延迟是否有任何限制?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    DVI 技术规格第3.4节介绍了时序信息

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢

    我了解消隐持续时间限制。 但是、还有一个额外的检查。 HSYNC/VSYNC 置位周期是否至少为1 Tpixel、或者您是否需要多个周期? 如果我需要多个周期、是否必须遵循 VESA-CVT 规范第3.6节?

    会泽