This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IS:不同芯片版本的 SGMII 问题

Guru**** 2747375 points

Other Parts Discussed in Thread: DP83867IS

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/980467/dp83867is-sgmii-problem-with-different-chip-revisions

器件型号:DP83867IS

尊敬的所有人:

我在 Xilinx VCU118实验板上使用 DP83867IS 时遇到问题。 实际上、我有5 个 VCU118板。 都使用完全相同的位流进行编程。 以太网连接到其中一个板的连接工作正常。 其他4个板无法建立连接。 今天、我意识  到板上工作的 PHY 芯片上印有"DP83867IS TI96I ASL4 G4"。 而不工作的4个板具有"DP83867IS  TI95I C1KQ G4"。 使用 DP83867IS TI95I C1KQ G4时、我是否需要考虑任何特殊事项? Google、Xilinx 论坛和 TI 论坛未披露任何有价值的见解。 如果有人告诉我如何解决这个问题、我会很高兴。

谢谢、祝您一切顺利、

Nico

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nico、

    我们将研究此问题、并将在本周星期三提供更新。 我已在内部与我们的团队联系、以了解更多信息。  

    谢谢、

    Nikhil

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的快速响应! 以下信息可能会有所帮助:在低级中、会建立连接。 也就是说、我的 Linux 内核日志显示了具有 RX 流控制的1Gbit/s 全双工连接。 但没有传输任何数据。 ifconfig 显示主机上接收到的零个软件包。 我的 FPGA 设计的以太网部分基于 github.com/.../verilog-ethernet

    最棒的

    Nico  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nico、

    我已在内部与相关方联系、并将在有新信息时提供有关芯片标记的其他反馈。  

    为了澄清这一点、Linux 内核建议已经建立了一个链路、是否通过读取寄存器0x1在 PHY 端确认了这一点?

    所有5个电路板的原理图是否相同? 能否提供原理图?

    您能否提供有关设置的一些详细信息、当前设置是否仅通过 MAC 接口将 Xilinx 电路板连接到 DP83867? 使用什么 MAC 接口? 所需的速度是多少等?   

    谢谢、

    Nikhil

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nikhil、

    以下是您的问题的一些答案:

    1) 遗憾的是、我不知道是否通过读取寄存器0x1在 PHY 端确认了这一点。 但是、DP83867IS 通过 Wurth 7499111221A RJ-45连接器连接到以太网电缆。 连接器具有指示1000BASE-T 链路的状态 LED。 如果这对您来说非常重要、我必须提出 FPGA 调试设计来读取 DP83867IS 的寄存器并通过 UART 将其发送到主机。 但我现在没有这样的设计。

    2) 原理图随附。

    3) 设置如下:

    Xilinx FPGA (XCVU9P-2FLGA2104)实现了自定义 MAC [1]、该 MAC [1]连接到 Xilinx SGMII IP 内核[2]、后者随后连接到 DP83867IS、后者随后通过 Wurth 7499111221A RJ-45连接器连接到 Ubuntu Linux 18.04主机。 所需速度为1000Mbit。 Linux 内核和 RJ-45连接器的状态 LED 显示1000Mbit 连接。 所有5个板的设置完全相同。 带有 DP83867IS TI96I ASL4 G4芯片的单板工作起来很有魅力、也就是说、位于 MAC 后面的逻辑从主机获取 UDP 封装。 我知道、因为它使用我在主机上接收的 UDP 封装正确响应。 具有 DP83867IS TI95I C1KQ G4芯片的四个电路板中的两个电路板(有时、例如30%的电路板)响应正确、但仅在位流(FPGA 逻辑)被写入(刷写)到 FPGA 后的前1或2秒内响应正确。 但是(在~2秒之后),他们永远不会对我的 UDP 封包再次做出响应,似乎有些事情发生了故障(主机和状态 LED 仍然报告正在运行的1 Gbit 连接)。 其他两个板(也带有 DP83867IS TI95I C1KQ G4)从未响应我的 UDP 封装。

    [1] github.com/.../fpga_1g
    [2] www.xilinx.com/.../pg047-gig-eth-pcs-pma.pdf

    希望这会有所帮助。
    谢谢、祝您一切顺利、
    Nico

    e2e.ti.com/.../4061.phy_5F00_schematic.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nico、

    来解决您的问题。

    您可以查看我们的 USB2MDIO 工具、它使用 MSP430 Launchpad 通过 MDIO/MDC 与 PHY 寄存器通信。 如果此工具对您有用、可用于访问我们所有 PHY 的寄存器。

    2.我将在本周结束前查看原理图并提供其他反馈。

    3、RJ45连接器部件号7499111221A 的磁性元件中心抽头短接在一起。 在我们的数据表中、我们提供了磁性元件的图、其中没有将中心抽头短接在一起。 中心抽头应相互隔离、并分别去耦接地。 我们建议使用数据表中的外部磁性器件型号 HX5008NL。 是否可以隔离磁性元件的中心抽头或使用推荐的外部磁性元件?

    此外、此测试使用的电缆长度是多少?

    谢谢、

    Nikhil

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Nikhil、

    1)  USB2MDIO 看起来很有用、我甚至在这里有几个 MSP430 LaunchPad。 但是,由于 Corona 的限制,我不能简单地进入我们的办公室,没有很好的理由。 因此、我已通过以太网、UART 和 JTAG 将所有5个 FPGA 板连接到主机。 因此、我希望在没有物理访问硬件的情况下解决该问题。

    2) 请记住、具有 DP83867IS TI96I ASL4 G4的电路板工作良好、原理图相同。 今天、我邀请了一位拥有另一个 VCU118板的朋友来运行我的 FPGA 设计、它也非常出色。 其电路板的 TI 芯片上的标记再次不同。 由于图片不清晰(请参阅随附的文件)、我无法完美读取它、但它看起来像 DP83867IS TI 76I A0J3 G4。 除此之外、所有电路板都应具有相同的原理图。 因此、我要说、它不太可能与原理图有关。

    3) 这本身就非常有趣、因为 Xilinx 将 VCU118作为其顶级评估板之一进行销售。 因此、很奇怪、他们不使用 TI 推荐的 RJ45连接器。 但是、我的直觉告诉我、这一点不会成为问题、因为两个电路板在完全相同的连接器上工作得很完美。 当我第一次发现这四块板不能按预期工作时、我交换了以太网电缆和主机网络端口以排除这些问题。 由于已知所有其他因素(原理图、连接器、以太网电缆等)都适用于具有 DP83867IS TI96I ASL4 G4芯片的电路板、因此我希望 DP83867IS  TI95I C1KQ G4芯片中的某些东西可能会导致问题。 实际上、它可能是导致问题的特定组合、仅与 DP83867IS  TI95I C1KQ G4结合使用、而不是与我尝试过的其他两个 DP83867IS 芯片(我和我朋友的芯片)一起使用。  

    我真的希望 TI 的某个人能够找出问题是什么以及如何解决。

    再次感谢、祝您一切顺利、

    Nico

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nico、

    感谢您提供有关已采取的调试步骤的详细信息和报告。  

    启用对 PHY 寄存器的访问将极大地帮助调试工作、因为我们将能够直接检查 PHY 的状态。 请告诉我是否可以做到这一点。

    在不工作的器件中、在连接电缆之前、能否在 MDI 对上观察到 FLP? 如果连接电缆后没有链路、是否仍然观察到 FPS?

    谢谢、

    Nikhil