[参考译文] DS32EL0421：串行器/解串器对未锁定

您好 Pietro、

原理图中的信号路径有点难遵循。 您能否共享系统的简单方框图以便更好地理解？

看起来您有4个 EL0421串行器、但只有2个不同的 EL0124解串器。 看起来每个串行器中有2个共享所有相同的网络、而两个解串器共享所有相同的网络。 是这样吗？

此致、

I.K.   

尊敬的 Anyiam：

很抱歉、原理图不清楚。 请查看随附的代表我们测试条件的图片。
该板确实包含4个串行器和2个解串器、因为它应该与另一个具有4个解串器和2个串行器的板进行通信。 但是、出于测试目的、我们将 U16_S2串行器连接到了 U17_S2解串器(它们位于页面上)。 2)。
串行器输入来自 J1连接器、解串器输出应来自同一连接器。 但是、我们观察到、当我们正确地为串行器提供输入时、我们在解串器上看不到相应的信号。 此外、探测串行器输出时、我们不会看到任何信号转换。

感谢你的帮助、
Pietro Carra

您好 Pietro、

除非我对原理图产生误解、否则我在这里看到的主要问题是、U16_S1和 U16_S2串行器共用同一个网。 这将导致争用问题。 U18_S1和 U18_S2以及 U17_S1和 U17_S2也是如此。

此致、

I.K.   

您好！

否、这不是发生的情况(如果您参考的第1页和第2页是相同的)。 这只是一种为两组串行器提供相同原理图的方法。

实际信号网是第3页的两个绿色框中报告的信号网、根据框中报告的内容在第1页和第2页中命名。 例如、U18_S2的输出在 第2页被称为 TX_B_OUT_N/P、在原理图的其余部分实际上被称为 S2_TX2_OUT_N/P、如第3页所述(与 U18_S1输出不冲突、被称为 S2_TX1_OUT_N/P)。

我希望这澄清误解。

此致、

Pietro Carra

啊、我明白了。

奇怪的是、您在串行器输出上没有看到任何信号转换。 它只是卡在低/高电平吗？

您能否在串行器上共享 LVDS 输入的波形？ 此外、您是否能够测量串行器从电源消耗的电流？

此致、

I.K.  

您好！

很抱歉耽误你的时间。 我们尝试测量解析器的功耗、但由于许多其他组件共享相同的电力线、因此无法测量解析器的功耗。 我们唯一可以说的是、当它们未接收时钟和数据时、它们各自消耗的电流约为25mA。 关于输入信号波形、您可以找到一个附加的波形(在图片中有两个 LVDS 对中的一个)。

我们还尝试使用 I2C 协议读取和写入寄存器。 具体而言、我们看到串行器"看到"一个链接。 我们可以这样说、因为如果我正确理解文档、寄存器0x2A 读取00001011、最后两位表示"检测到链接"。 然而、串行器的"未锁定"引脚仍然为高电平。 在哪些条件下、该引脚应变为低电平？

您是否有任何解决问题的建议？ 考虑到现在我们可以读取和写入串行器和解串器的 i2c 寄存器。

此致、
Pietro Carra

您好 Pietro、

如果没有先锁定、则无法进行链路检测、因为在串行器的 PLL 锁定到输入时钟之前、器件将不会进入链路检测状态、在这种情况下/LOCK 引脚将变为低电平。 您是否看到该引脚在高电平和低电平之间切换、或在检测到链路和未检测到链路之间切换寄存器0x2A？ 您能否提供所有寄存器的完整寄存器转储？

此外、如果您切换/RESET 引脚、您是否会发现问题有任何改进？ 还请确保输入 LVDS 时钟符合数据表中的电气和时序规格、并且电源上的噪声小于100mvpk-pk。

此致、

I.K.

您好！

我看到/lock 引脚持续处于高电平、不会切换。 相反、该寄存器始终为1。 我们尝试了软件重置、但它没有帮助。 我们仍然看到同样的问题。

输入和时钟信号符合 LVDS 规范。

请查看随附的解串器/解串器对寄存器转储以及电力线上的噪声图片。 它略高于100 mV、这是否是问题？

此致、

Pietro Carra

e2e.ti.com/.../register_5F00_dump.txt

您好 Pietro、

很抱歉耽误你的时间。 寄存器转储指示串行器看到并检测 到 TxCLKIN、但由于某种原因无法锁定。 这可能是由于时钟的信号完整性问题或 VDD 电源的问题。 加电时、是否所有电源轨都从0V 开始并 单调斜升至最终值？ 电源轨之后提供的输入时钟是否稳定在其最终值？ 您是否能够降低电源轨上的噪声？

此致、

I.K.  

您好！

我们在电路板上进行了进一步的测试。 我们尝试读取 GPIO、并注意到：

GPIO 1：PLL 锁定指示灯为高电平

- GPIO 2：始终开启时钟为10MHz、与串行时钟并行为80MHz、数字时钟输出一直处于低电平

寄存器中的事件计数器都为0、但链接计数器为1。 当串行器接收到160MHz 时钟时、/LOCK 引脚始终为高电平时、就会发生这种情况。

我们还更好地检查了电源轨、并注意到2.5V 电源轨上有50KHz 的频率噪声(请参阅图片)。 这来自串行器/解串器、因为该电源轨上没有其他东西、如果我们使用同一个电源芯片为电阻器负载供电、我们就看不到噪声。 我们在3.3V 电源轨上看不到该噪声。

关于您的问题：电源轨单调上升、上电后提供时钟。

您好 Pietro、

该噪声的振幅确实超出了数据表建议的条件-您是否能够降低它？ 此外、增大/减小频率是否有任何影响？

此致、

I.K.  

您好！

我们将电源轨上的噪声降低到了80mV、但没有改进。

我们尝试了不同的频率、我们注意到、在125MHz 频率下、/LOCK 引脚在0和1之间切换、如图所示。

我们尝试通过先在串行器中写入寄存器0x21和0x22、然后在解串器中写入来禁用遥感功能。 串行器的/LOCK 引脚已关闭、但解串器中的一个未关闭。 您认为这意味着什么、还是在禁用遥感时/LOCK 引脚的正常行为？

您是否有一个评估板或参考电路来展示如何将这两个芯片连接在一起、我们可以检查它们？

此致、

Pietro

您好 Pietro、

很抱歉耽误你的时间。 当您关闭遥感并锁定串行器时、您现在是否能够看到串行器输出上的活动？  

当遥感被禁用并且直流平衡被启用时、串行器的数据有效输入必须在110个 LVDS 时钟周期内保持高电平。 此外 、外部器件应定期切换串行器的数据有效输入、以确保持续锁定。 我们没有适用于此器件的 EVM、但原理图上的连接看起来不错(假设串行器和解串器直接连接、两者之间没有活动组件)。

但有趣的是、您会看到周期性锁定在较低的频率。 您的输入时钟是否满足数据表中列出的 LVDS 时序规格？  

此致、

I.K.