[参考译文] DP83867IR：自动协商问题

admin

Guru**** 2760705 points

Other Parts Discussed in Thread: MSP-EXP430F5529LP

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/970441/dp83867ir-auto-negotiation-issue

器件型号：DP83867IR
主题中讨论的其他器件：MSP-EXP430F5529LP

您好！

我在 100基础 TX 应用中使用 DP83867IRPAPT。

自举配置为 RX_D0=1； RX_D2=1； RX_D4=3； RX_D5=1； RX_D6=3；RX_D7=1；RX_CTRL=3；CRS=2；LED1=3；LED0=1。

MDC 未使用。

未连接 RJ45时、我始终能够在 TD_P_A 和 TD_M_A 引脚上看到快速链路脉冲。

有时我也会在 TD_P_B 和 TD_M_B 引脚上看到 FLP。但是、在关闭电源然后打开电路板电源后、 FLP 有时会从 TD_P_B 和 TD_M_B 中消失(有时 FLP 仍然存在)。

这种不确定性会导致问题、有时可以检测到网络、有时无法检测到网络。

P.S. 我没有使用交叉网络电缆。

有人可以提供帮助吗？提前感谢。

5 年多前

0 admin 5 年多前

TI__Guru**** 2760705 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您没有使用 MDC 的原因吗？您是否按照故障排除指南中的步骤操作？

谢谢

Cecilia

0 admin 5 年多前

TI__Guru**** 2760705 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我已经浏览过 PDF、但仍然找不到任何线索。

我没有使用 MDC 是因为我想简化设计、因为大多数情况下自举配置都足够好。

今天、我修改了自举以配置 PHY 地址并在 FPGA 中启用 MDC 通信。

器件：DP83867IRPAPT

电源：VDDIO=VDDA2P5=2.5V；VDD1P1=1.1V；VDDA1P8=悬空

自举： RX_D0=3； RX_D2=1； RX_D4=3； RX_D5=1； RX_D6=3；RX_D7=1；RX_CTRL=3；CRS=2；LED1=3；LED0=1。

我用示波器捕获了两种情况(TD_P_B FLP 存在和不存在)。下面是 MDIO 和 MDC 波形的解码：

案例1：在 TD_P_A 上存在 FLP 、但在 TD_P_B 上不存在

01 10 00010 00000 Z0 0011 0001 0000 0000
01 10 00010 00100 Z0 0000 0001 1110 0001
01 01 00010 00100 10 0000 0001 0000 0001
01 01 00010 01001 10 0000 0100 0000 0000
01 01 00010 00000 10 0011 0011 0000 0000
01 10 00010 00000 Z0 0011 0001 0000 0000
01 10 00010 00100 Z0 0000 0001 0000 0001
01 10 00010 01001 Z0 0000 0100 0000 0000
01 10 00010 00001 Z0 0111 1001 0100 1001
01 10 00010 00001 Z0 0111 1001 0100 1001
01 10 00010 00001 Z0 0111 1001 0100 1001 (重复...)

CASE2： TD_P_A 和 TD_P_B 上存在 FLP

在这两种情况下、捕获的寄存器显示相同的信息。但是、在这两种情况下、IC 的行为有所不同。

案例1和案例2是随机发生的。例如，系统重新引导可能会将系统从案例1转换为案例2。

问题可能的原因是什么？是否有关于其他项目的建议、我可以进一步衡量？

下面是样本 MDC 波形。

非常感谢您的参与。

0 admin 5 年多前

TI__Guru**** 2760705 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我将需要进一步查看这些波形、但您是否已确认您是否正在使用自动 MDIX、以及将其设置为强制 MDI 或 MDIX 是否有所帮助？

0 admin 5 年多前

TI__Guru**** 2760705 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

根据自举电压的示波器测量结果、已确认"AMDIX Disable"的自举设置为"3"、这意味着已启用 AMDIX。

今天我做了另一个实验：保持所有条件不变、但我启用了"强制 MDI/X"(通过设置自举= 3)。修改自举之后、发现 TD_P_B 和 TD_M_B 始终具有 FLP、而 TD_P_A 和 TD_M_B 通常不显示 FLP。这意味着"强制 MDI/X"搭接能够产生一些影响。

我从 TI 订购了一个 USB2MDIO 板(MSP-EXP430F5529LP)、以便我们能够更轻松地访问 PHY 寄存器(与使用 FPGA 相比)。希望这一周能到。

在 USB2MDIO 到达之前可以测量的任何信号？

0 admin 5 年多前

TI__Guru**** 2760705 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我认为这是一个很好的进展，你看到在启用武力时会出现差异。您是否知道您是否绑定到强制 MDI 或强制 MDIX？另一个需要检查的问题是、您是否有交叉电缆、并查看这是否随捆绑模式的变化而变化

0 admin 5 年多前

TI__Guru**** 2760705 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Cecilia、

感谢您提出的解决问题的建议。

根本原因已解决、问题已解决。

今天、当我使用示波器测量自举电压时、发现电压与我以前的记录不同。然后、我测量了 VCCIO、对自举电阻器进行了解焊和测量、发现它们处于正常范围内。

然后、我查看了系统以查找可能的原因。调试后、发现原因在 FPGA 中。这些自举是多用途信号、因为它们也是 FPGA 输入。在 FPGA 中、下拉电阻器(R_FPGA)默认启用、因此会拉低自举电压。此外、R_FPGA 也会不时发生变化。这就是为什么 FLP 有时会出现、有时不会出现的原因。影响 AMIx 的是 RX_D6。

在禁用 FPGA 中的下拉电阻后、问题得到解决。

非常感谢您的帮助。

此致、

锂离子电池

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83867IR：自动协商问题