[参考译文] DP83867E：DP83867ERGZT

您好、Raghavendra、

访问此站点时遇到问题。 您是否可以将原理图作为 PDF 附件提供？

谢谢、

Nikhil

您好、Nikhil、

我 已代表我们的客户在您的邮件中发送了转换后的 pdf 原理图。 如果收到、请再次确认。  

谢谢、此致、

Jonathan

您好、Jonathan、

我已通过电子邮件收到原理图。 我将在下周的星期二之前进行审核并提供反馈。

谢谢、

Nikhil

您好、 Nikhil、

感谢您的回答。 我一直在  通过离线创建的客户支持案例更新我们客户的响应。 请再次确认、我们期待您的回复。  

此致、

Jonathan

您好、 Nikhil、

此邮件参考之前的机票编号：CS0455461。 请尽快回复以下查询以发布电路板进行制造。

根据给定的输入、CLK 和 SGMII_SOP&N 上的上拉和下拉是根据 TI 的参考电路板原理图实现的。

 建议使用 CLK 和 SGMII_SO 信号进行自举配置、因此必须具有上拉和下拉选项。

 主要关注点是问我们为什么需要？  建议采用哪种特定配置？  残桩是否会造成任何负面影响、以及如何评估影响和采取相应措施来减轻这种影响？  

 正如我在前一封邮件中所请求的、我们需要 SGMII Tx 和 Rx 眼罩规格详细信息来进行信号完整性分析。 请分享 眼罩图和交流时序规格。

1. SGMII 发送器输出顺从性掩码眼图和交流时序规格。
2. SGMII 接收器输入顺从性屏蔽眼图和交流时序规格。

随附的电路原理图

注意事项

Raghavendra

Jonathan Navor 和 Nikhil、您好！

请参阅 TI PHY IC 器件型号：DP83TG720S-Q1数据表和页码 52给出了 SGMII PHY 接收器屏蔽要求、我们在 DP83867ERGZT SGMII PHY 芯片中期望相同。

出于 SI 分析的目的、我们可以使用 DP83867ERGZT 的 DP83TG720S-Q1中提到的相同详细信息？ 尽早确认。

随附 的 SGMII PHY 接收器掩码图像 FYR。

注意

Raghavendra M

您好、Raghavendra、

我将查看 SGMII TX 和 RX 眼图。 将在下周的星期二之前提供更新。

布线路径中的残桩可能会导致信号中不必要的反射。 有关更多信息、请参阅数据表中的布局指南部分。

关于您的问题“建议将 CLK 和 SGMII_SO 信号用于自举配置，因此必须具有上拉和下拉选项。” 请查看数据表中的第8.5.4节。 为了平衡差分对上的负载、SGMII 需要使用虚拟自举。 我之前的问题是关于 TX_CTRL 上的拉动。 是否有必要这样做、TX_CTRL 不是自举、并且已经有一个内部下拉电阻器？

谢谢、

Nikhil

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

您好！

有关 SGMII 线路上的自举引脚的说明。

RX_D0和 RX_D2引脚用于 PHY ID 配置：

我们为 MDC/MDIO 线路连接了单个 PHY 器件、这意味着不需要多个物理层 ID 配置。

移除 RX_D0和 RX_D2引脚上的上拉和下拉不会影响 PHY 的任何功能、PHY ID 将为0x0000。

此外、它还有助于我们避免 SGMII 线路上的桩线。

您好、Raghavendra、

删除 PHY ID 搭接将是正常的。 此外、我已经与我的团队确认、DP83867E 中的 SGMII 掩码与您所示的 DP83TD720示例中的掩码相同。  

关于您的问题“建议将 CLK 和 SGMII_SO 信号用于自举配置，因此必须具有上拉和下拉选项。” 请查看数据表中的第8.5.4节。 为了平衡差分对上的负载、SGMII 需要使用虚拟自举。 我之前的问题是关于 TX_CTRL 上的拉动。  是否曾就此提出过建议？ TX_CTRL 不是自举、并且已经有一个内部下拉电阻器。

谢谢、

Nikhil Menon

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。