This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 将 FPGA 连接到 OLED 12位并行 LVDS 和 DDR

Guru**** 2511985 points
Other Parts Discussed in Thread: DS32EL0421

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/987013/connect-fpga-to-oled-12-bit-parallel-lvds-and-ddr

主题中讨论的其他器件:DS32EL0421

您好!

我的客户正在寻找一种解决 方案(串行器+解串器)来连接远程 OLED 显示屏(12位并行 LVDS、DDR、158 MHz 像素时钟、SPI 控制接口)。 Display 和 FPGA 都没有 OpenLDI 接口。 FPGA 和显示屏之间的外壳距离为1m。  

提前感谢您的建议!

1月

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jan、

    抱歉、我们没有用于对12个 LVDS 通道进行串行化/解串化的解决方案。  

    此致、

    I.K.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

    [引用 userid="300202" URL"~/support/interface/f/interface-forum/987013/connect-fpga-to-oled-12-bit-parallel-lvds-and-ddr/3646890 #3646890"]g/对12个 LVDS 通道进行反序列化[/quot]

    你是不是给我错了、还是只是一个拼写错误?

    我的意思是:

    12位 DDR LVDS 并行数据接口

    如下所示:  

    此致  

    1月  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jan、

    我们的术语略有不同、因为我们的大多数串行器/解 串器都是通用的、因此"12位并行 LVDS"听起来像是想要对12个 LVDS 对进行串行化/解串化。 因此、他们希望对7个 LVDS 数据通道+ 1个时钟进行串行化、然后将它们解串化为 LVCMOS (因为您提到了它们的显示屏没有 LVDS 接口)。 对吧?

    此致、

    I.K.  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 I.K.:

    你是对的。 该接口由12个 LVDS 对和一个时钟组成。 传输模式为 DDR、频率为158MHz。 由于源是 FPGA、因此也可以输出频率为316MHz 的24位。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Matthias、

     显然、您实际上希望对12个 LVDS 数据通道 + 1个 LVDS 时钟通道进行串行化/解串? 不幸的是,我们没有解决这一问题的办法。 DS32EL0421的最大时钟为5 + 1。  

    此致、

    I.K.