[参考译文] TUSB7320：电源中出现噪声

电源上是否有去耦电容器？

是的。 去耦电容器。

下面是原理图和布局的摘录。
如果您有任何疑问、请告诉我。

其他信息。
下面显示了 TUSB7320的外设电路图。

这些小值电容器(0.1uf、01uf)应放置在靠近每个电源的位置。 还要检查接地垫是否正确焊接。

我将回答有关确认结果的问题。

・μ F 电容器部件的接线距离电源模式的5mm 以内。
X 射线分析确认・焊接。

顺便说一下、是否可以从 TUSB7320内部的 XI 终端绕回？
您能给我一份说明 TUSB7320内部布线结构的文档吗？

不认为它与 XI 相关、是否可以移除 TUSB7320并再次执行相同的测试？

另一种方法是添加铁氧体磁珠来过滤噪声

它显示"remove TUSB7320"、这是否意味着未实现 TUSB7320？  

我的意思是在没有 TUSB7320的情况下测试电源、看看器件是否相关

您好 Brian、

感谢您的支持意见。

当我检查电源时、我发现当我改变 VDD11的上升时间时、没有产生噪声。  

具体而言、VDD11功率器件的软启动常数已更改、以缩短上升时间。

变化前后的波形如下所示。

电源启动时间是否有限制？
三种类型的电源是否需要具有相同的上升斜率？

更改前的功率上升波形。

更改后的功率上升波形。

那么、第二个波形解决了这个问题吗？ 我们还没有斜坡时间规格。

您是否可以在 VDD11和3.3V 之间更改延迟并查看任何影响？

您好 Brian、

是的。 问题在第二个波形中得到了解决。

>您是否可以在 VDD11和3.3V 之间更改延迟并查看任何影响？

=>我更改了 VDD11的功率上升斜率。  当 VDD11的斜坡时间较长时、结果会出现问题。

您对此结果有什么了解吗？

正常条件下的波形和出现问题时的波形如下所示。

波形中的光标设置为最小工作电压。

①Normal 条件(无问题发生时)

②Waveform 出现问题时、第1部分

③Waveform 当问题发生时、第2部分

此致、  

Masahito

您是否可以 更早地启动 VDD11、但在设计中保持相同的斜坡速率？

在我们的设计中、VDD11无法更早开始。

这个问题似乎是由达到工作电压的时间差异引起的。

我们的设计使用与参考设计相同的 LDO (TPS74401)(图13。 参考设计4)。

本参考设计不采用软启动电容器、但我们采用了软启动电容器(0.001uF)。

软启动电容器是在考虑浪涌电流的情况下安装的。

请告诉我参考设计中是否有没有软启动电容器的原因。

TPS74401的电路图如下所示。

我们的设计

2.参考设计

对于 TUSB7320、100us 的斜坡时间应该足够好、这就是其悬空的原因

感谢您的回答。

我有3个问题。

1."100us 的斜升时间对于 TUSB7320来说应该足够好"、是否有在100us 内亮起的准备来回答？

2.哪种电源(VDD11或 VDD33)的100us 灯时间规则是什么？

3.如果有条例，哪一份文件有？

很抱歉、我们以前没有看到这个问题、并且在 VDD11和 VDD33之间没有调节。 我们仅在电源与时钟信号和复位之间进行定时调节

让我检查上电和断电排序。

我们的系统由看门狗计时器进行监控。 此时、电源(1.1V、3.3V)和 RCIE_REFCLK 未切断。
在复位系统时、是否需要根据数据表中的9.1.1上电序列临时停止 TUSB7320电源(1.1V、3.3V)和 PCIe_REFCLK？

根据电源序列、电源和48Mhz 时钟应在 GRST 复位前准备就绪、PCIe_REFCLK 应在 PERST 前准备就绪。

但是、只要您满足上述要求、您就不需要停止它们

感谢您的回答。

让我问两个问题。

1)
在不关闭电源的情况下复位 TUSB7320时、必须置位哪个复位(GRST 或 PERST)？

2)
对于 GRST 和 PCIe_REFCLK 的引导顺序是否有任何限制？

GRST 用于 TUSB7320复位、

GRST 和 PCIe_REFCLK 之间没有引导顺序

请为我提供 TUSB7320器件内部的方框图吗？

由于运行状态因加电顺序而异、我想检查当每个电源(VDD11、VDD33)打开时、组件内部的哪个功能正常工作。

让我检查一下是否可以向客户发送方框图。

感谢您的支持。

请确认提供方框图。

您能否在6月7日(星期一)提供回复截止日期？

您好、Hisashi：

  请 接受我的友谊请求 、我可以向您发送方框图。

此致、

Brian

感谢您提供方框图。

但是、我无法收到方框图。

请告诉我如何接收？

您可以在此处发送电子邮件地址、也可以接受我的友谊请求。

此致、

Brian

感谢您的回答。

我不知道如何收到友谊请求。

我收到了一封友谊请求电子邮件。

我单击"接受"、但未附加方框图。

请告诉我如何接收。

您将收到类似这样的电子邮件、然后单击"接受"  

感谢您的回答。

当我按指示单击时、将显示下面的屏幕、我不知道如何继续。

请告诉我 TUSB7320的电源(VDD11 / VDD33)和48MHz 的启动顺序。

48MHz 使用外部晶体振荡器。

您好、Hisashi：

    方框图已发送给 Satoshi。

   将由 VDD33打开的48Mhz 晶体。 保持 GRST#为低电平、直到48Mhz 时钟稳定。

此致、

Brian

感谢您的回答。

我将收到 Yoshida 先生的方框图。

这不是我期望的答案、所以让我再问您。

对于哪种48MHz 晶体和电源(VDD11 / VDD33)首先启动、是否有规则？

我看到了方框图。

这不是我所期望的方框图。

您需要了解的是一个方框图、借助该方框图、您可以查看当每个电源(VDD11 / VDD33)输入到 TUSB7320时组件内部的哪些功能工作。

我收到的方框图未显示电源元件。

您好、Hisashi：

   我们没有电源中每个功能的详细方框图。

   但 VDDA33用于 USBPHY 和 pice PHY、VDD11用于数字内核、VDD33用于 IO。

   对于48Mhz 晶体和 VDD11/VDD33没有规则、因为在 VDD33满足最小有效值之前、晶体不会启动。

  但在 VDD11/VDD33/VDDA33导通且48Mhz 时钟就绪之前、GRST 应该为低电平。

此致、

Brian

感谢您的回答。

答案中显示"对于48Mhz 晶体和 VDD11/VDD33、没有规则"。

另一方面、描述是否"直到 VDD11/VDD33/VDDA33打开且48Mhz 时钟"的顺序不是 VDD11/VDD33/VDDA33⇒48MHz 时钟？

如果您提供外部48Mhz 时钟、它可以比电源提前启动。 但晶体由电源供电。

感谢您的回答。

从答案可以看到、外部48MHz 时钟电源的启动速度快于电源(VDD11/VDD33)。

在这种情况下、在供电之前从外部输入48MHz 时钟、是否存在闩锁问题？

您好 Hisashi：

    闩锁由过压或电流注入触发。 如果时钟信号在 IO 规格范围内。 它不会导致闩锁。 但仍建议在应用期间在加电后启动时钟。

此致、

Brian

让我再次检查电源和时钟开启序列。

1)
数据表的9.1.1上电序列中

2.说明加电，3. 介绍了时钟开启。
然后、由于有对2的描述。 3、我认为它显示的是顺序、但它如何？

2)
如果到目前为止答案中没有 VDD11、VDD33、48MHz 的引导顺序、如何保证它作为器件的内部规格？
例如、如果没有引导顺序、当一个电源打开时、另一个电源端子是否没有电流泄漏？

此外、48MHz 使用时钟振荡器。
我认为您的评估板等使用晶体单元。

您好 Hisashi：

    此处最重要的两项：

1：VDD11必须早于 VDD33。

2： GRST 保持低电平、直到电源和时钟振荡器或晶振稳定。

   当时钟启动比电源早一点时、泄漏将很短、不会对器件造成伤害。 我们需要避免的是、电源关闭时钟始终开启、这会损坏器件。

此致、

Brian

您好 Brian：

感谢您提供重要信息。

让我再问一个问题。

A)

我们的加电波形已附加。

有关 VDD11、VDD33和48MHz 之间的关系、请对启动过程和加电时序进行评论。

您能否向我展示打开48MHz 时钟的建议时序？

绿色・・・VDD33

黄色・・・VDD11

红色・・・48MHz OSC

B)

请告诉我答案"VDD11必须比 VDD33早"。

数据表中介绍了 VDD11和 VDD33的规格

如上面的波形所示、VDD11在 VDD33启动(从0 [V]上升)之后启动是否正常？

或者、VDD11完成引导(0.99V 或更高版本)后、VDD33是否需要开始引导(从0 [V]上升)？

顺便说一下、您的评估板的电路图似乎是一个电路配置、在此配置中、提供给 VDD33的电源比 VDD11具有更快的启动(从0 [V]上升)。  

C)

关于注释"当时钟启动的时间比电源早一点时、泄漏将很短、不会对器件造成伤害。 我们需要避免的是、电源关闭时钟始终开启、这会损坏器件。"

・电源指示 VDD11或 VDD33是什么？

・还请告诉我"有点早"有多长时间。

・您是否说在电源(VDD11→VDD33)启动后会打开48MHz？

D)

顺便说一下、在数据表中、我在哪里可以找到有关上电顺序的信息？

此致、

Yoda

A：什么是蓝色信号 XHCCI_CLKIN_OE？ 您能否在同一张图片中捕获 GRST#

B：抱歉、我对 TUSB1310感到困惑。 对于 TUSB7340、VDD11的启动时间可晚于 VDD33。 请 查看 TUSB7340 EVM 设计。

C：电源为 VDD11/VDD33。 早期意味着在100us 以内。

D；您可以在数据表第104页找到加电顺序

您好 Brian：

感谢您的回答。

我们将回答您收到的问题。

a)蓝色不是 XHCCI_CLKIN_OE。 蓝色被重新测量为 GRST 编号。

绿色・・・VDD33

黄色・・・VDD11

红色・・・GRST

蓝色・・・48MHz OSC

让我再问你。

e)让我检查时钟输入时序。

是否需要在 VDD11和 VDD33启动后输入48MHz、如下面的波形所示？

请参见随附的文件（请参见白色箭头）

f)如果到目前为止答案中没有 VDD11、VDD33的引导顺序、如何保证它是器件的内部规格？

例如、如果没有引导顺序、当一个电源打开时、另一个电源端子是否没有电流泄漏？

此致、

Yoda

您好 Brian：

您何时会得到答案？

这有急事。

如果您无法回答、请告诉我截止日期。

此致、

Yoda

答：A 的波形是正常的上电序列。

E：无需移动48Mhz 时钟。 如果蓝色为 GRST#、则应在 CLK/电源稳定前将其置为低电平。

F：在1.1V 至3.3V 范围内应该有保护二极管、以避免在一个电源打开而另一个电源关闭时发生泄漏。

您好 Brian：

感谢您的快速回复。

在 e)的波形中、蓝色不是 GRST #。

关于"无需移动48Mhz 时钟。"

如果在 VDD11和 VDD33之前反复施加48MHz、TUSB7320是否可能损坏或出现故障？

确认的目的是确认48MHz 输入时序是否必须在 VDD33和 VDD11之后。

让我再问一下 f)。

TUSB7320内部是否不会出现泄漏电流？

此致、

Yoda

Yoda：

    如果在 VDD11和 VDD33之前在 XI 上重复应用48MHz、则 XI 引脚不会失效防护。 XI 引脚的 ESD 单元可能损坏。 因此、我建议在 VDD11和 VDD33加电之前不超过100us。

   对于 F、TUSB7320内部不应出现泄漏电流。

  对于 E、什么信号是蓝色信号？

此致、

Brian

Yoda：

   为了不损坏 XI、从位置2开始、佩戴式48Mhz 时钟为100us。

  时钟振荡器和 晶体单元的识别是否存在差异？ 晶体使用内部振荡电路、并将在通电后开始工作。 时钟振荡器可以是外部时钟 、也可以在上电之前位于 Xi 引脚上。

   对于48Mhx CLK 使能引脚、您可以添加一个电容来延迟信号。

   关于"对于 F、泄漏电流不应出现在 TUSB7320内部。"、没有对外设电路的特殊要求。

此致、

Brian

您好 Brian：

请告诉我们您回答的"损坏"。

这个词是否意味着 TUSB7320中断或无法正常工作？

此致、

Yoda