This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867E:DP83867ERGZT

Guru**** 2868190 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/994244/dp83867e-dp83867ergzt

器件型号:DP83867E

大家好、

此邮件参考之前的机票编号:CS0455461。 请尽快回复以下查询以发布电路板进行制造。

 CLK 和 SGMII_SOP&N 上的上拉和下拉基于 TI 的参考板原理图实现。

 建议使用 CLK 和 SGMII_SO 信号进行自举配置、因此必须具有上拉和下拉选项。

 主要关注点是问我们为什么需要?  建议采用哪种特定配置?  残桩是否会造成任何负面影响、以及如何评估影响和采取相应措施来减轻这种影响?  

 正如我在前一封邮件中所请求的、我们需要 SGMII Tx 和 Rx 眼罩规格详细信息来进行信号完整性分析。 请分享 眼罩图和交流时序规格。

  1. SGMII 发送器输出顺从性掩码眼图和交流时序规格。
  2. SGMII 接收器输入顺从性屏蔽眼图和交流时序规格。

随附的电路原理图

注意事项

Raghavendra M

91-8197296601e2e.ti.com/.../8863.DP83867ERGZT_2D00_SGMII.pdfe2e.ti.com/.../8802.DP83867ERGZT_2D00_RGMII.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Raghavendra、

    我不确定您所提及的前一个 TT 的详细信息、因此您可以在此处分享链接。 但是、如果您在 SGMII_SOP 上使用上拉自举、则可能建议平衡 SGMII_SON 上的负载、以避免引脚之间的偏差。 SGMII_COP 和 SGMII_CON 的情况也是如此。 您可以将上拉自举电阻器保持在靠近引脚的位置、这应该是可以的。

    关于 TX 交流时序规格、我看到数据表中提供了该规格(第7.9节)。 对于 Rx 交流时序、您可以在 PHY 的输入端参考以下掩码:

    --

    此致、

    Vikram