This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83848M:50MHz 时钟的拓扑结构

Guru**** 1139930 points
Other Parts Discussed in Thread: TMS320C6748, DP83848M
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/991005/dp83848m-topography-of-50mhz-clock

器件型号:DP83848M
主题中讨论的其他器件:TMS320C6748

您好!

我们将在 RMII 模式下使用 DP83848M。  这需要50MHz 时钟、我们将使用连接到引脚28的50MHz 振荡器生成该时钟。  由于这个50MHz 时钟也需要 连接到以太网 MAC (TMS320C6748 DSP 上的 RMII_MHz_50_CLK 引脚)、我想知道振荡器在哪里相对于 MAC 和 PHY 放置。  它是否应位于两个 IC 之间、以便能够匹配每个 IC 的布线长度、或者这一点不重要?  如果这很重要、我是否还应该在每条布线中包含一个串联端接电阻器、以避免从一条布线反射到另一条布线?

提前感谢您的帮助。

1月   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jan、  

    感谢您的查询。

    根据您所述的拓扑、需要为两个器件添加串联端接并匹配布线长度。

    此致、

    Sreenivasa  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢。  我将遵循您的建议。