[参考译文] SN65DPHY440SS：重定时器意外驱动变化

Nathan

这是 MIPI-CSI 还是 MIPI-DSI 设计？  

对于 MIPI-CSI 应用、您能否切换到 D1、D2或 D3、而不是使用 D0？

时钟是否经过 LP/HS 或始终保持 HS 状态？

谢谢

David   

MIPI-CSI。  

很抱歉、数据标签混淆。 D0是我的电路的标签、但它通过重定时器上的 D3。 时钟始终处于 HS 状态、但数据在 HS 和 LP 之间传输。

有关更多信息、我将使用2个数据通道、它们通过重定时器的 D2和 D3。 其他数据输入在其输出保持开路的情况下接地。

谢谢、

Nathan

Nathan

您是否使用 I2C 来控制 DPHY440？

在时钟始终处于 HS 状态时、您能否向 DPHY440寄存器写入数据以始终启用高速状态下的时钟？

(地址、数据)

(0x50、0x10)、// HS TX 路径覆盖启用
(0x51、0x10)、// HS TS 路径启用
(0x61、0x0F)、//禁用 LP 路径。
(0x70、0x10)、// HS RS 路径覆盖启用
(0x71、0x10)// HS RX 路径启用 ​

谢谢

David

我不使用 I2C、但我进行了设置以进行这些更改。 同时、您是否知道评估板(DPHY440SSRHREVM)是否配置为始终在高速状态下启用时钟？ 同一系统适用于评估板。

谢谢、

Nathan

Nathan

我在之前的答复中犯了一个错误

(地址、数据)

(0x50、0x10)、// HS TX 路径覆盖启用
(0x51、0x10)、// HS TS 路径启用
(0x61、0x00)、//禁用 LP 路径。
(0x70、0x10)、// HS RS 路径覆盖启用
(0x71、0x10)// HS RX 路径启用 ​

除非通过 I2C 寄存器进行配置、否则 DPHY440将以默认状态出现、因此我的预期是 EVM 上的 DPHY440与电路板上的 DPHY440处于相同状态。  

您是否有机会将 DPHY440 EVM 重新置于设置中并验证 EVM 是否仍然正常工作？

您能否检查并看到连接到 DPHY440输出的器件未尝试进入 LP 状态？

谢谢

David

David、  

我已经按照您的建议更改了寄存器、我不再获得输出。 我还尝试重置重定时器、但它仍然不输出任何内容。 不过、我已验证 DVM 仍然可以正常工作。 我相当肯定、连接到重定时器输出的器件不会尝试进入 LP 状态、因为在连接 DVM 的情况下时钟始终保持在 HS 状态。 但是、我目前无法检查固件以进行确认。

谢谢、

Nathan

Nathan

我可以看一下您的原理图吗？ 您还可以检查 DPHY440加电顺序、看看您的设计和 EVM 之间的加电顺序是否相同吗？  

谢谢

David

David、

为了澄清一点、检查电源序列是否意味着探测 VDD、VCC 和上电复位？ 此外、我能否收到您发送原理图的电子邮件？

谢谢、

Nathan

Nathan

请您接受我的友谊请求、然后您可以通过私人邮件向我发送原理图吗？

除了 VCC、VDD 和复位、我还将检查时钟和数据通道、以确保它们都驱动 LP11、直到 DPHY440退出复位状态。

谢谢

David

尊敬的 David：

以下是复位后的几个示波器捕获。  

以下是复位功能 D0_N (单端)、VCC 和 CLK_P (单端)的捕捉

和具有复位功能的捕捉、D0_N (单端)、VDD 和 CLK_P (单端)

在我看来、DPHY440在复位期间不会将时钟和数据线放入 LP11中。 这是否能让您更好地了解正在发生的情况？

谢谢、

Nathan

Nathan

D0_N 和 CLK_P 是否为 DPHY440输出？ 您能否捕获输入波形并与 EVM 进行比较？

谢谢

David  

David、

我已经捕获了 EVM 的波形、现在将其发布、然后在另一个回复中使用 PCB 上的重定时器重新运行相同的采集集。 我只有一个4通道示波器、因此我为这些捕获探测 VCC、然后探测 VDD 以验证其功能。

同样、这 仅 使用 EVM：

无论复位状态如何、VCC 都不会从1.8V 变化。

VDD 的标称值为1.2V、在复位为低电平时变为0V。 在复位完成充电后恢复到高电平之前、它返回1.2V。

以下是复位、VCC、CLK_N (重定时器之前)和 CLK_N (重定时器之后)的几个捕捉

额定电压：

复位时：

以下是重置、VCC、DA2_P 和 DB2_P (重定时器后)的几个捕获

额定电压：

复位时：

在我看来、我的系统设置为在 LP 和 HS 之间运行连续时钟和数据开关。 复位为低电平时、重定时器的输出变为零。 当复位返回高电平时、我们可以看到时钟和数据在稳定至其标称条件之前表现出几个扩展的 LP 状态。

谢谢、

Nathan

以下是使用 PCB 上的重定时器进行的相同捕获：

无论复位状态如何、VCC 都不会从1.8V 变化。

VDD 的标称值为1.8V、在复位低电平时变为0V。 这似乎与 EVM 表现出明显不同的行为、因此我将在此处进行示波器捕获：

 为方便比较，本答覆的其余部分会模仿上述答覆。

以下是复位、VCC、CLK_N (重定时器之前)和 CLK_N (重定时器之后)的几个捕捉

额定电压：

复位时：

以下是重置、VCC、DA2_P 和 DB2_P (重定时器后)的几个捕获

额定电压：

复位时：

我仍然被骗了、但我想我们会找到一个地方。  

再次感谢、

Nathan

Nathan

您的时钟和数据具有直流偏移。 我无法判断它是来自测量设置还是来自电路板。 您能否仔细检查并验证 DPHY440散热焊盘与电路板接地之间是否连接牢固？ 我们建议在散热焊盘和电路板接地之间至少有75%的焊料覆盖。

谢谢

David  

David、

感谢您的回答。 我有一个大型散热焊盘、该焊盘具有多个直接连接到接地层的过孔。 也有足够的焊料进行该连接。

我不确定这是否可能是由噪声引起的、但 PCB 确实有输入和输出接地层、其中的差分信号穿过这两个接地层。 我这样做是为了在连接到评估板时避免接地回路。 为了消除任何疑问、我已经布置了一个新的 PCB、该 PCB 应该能够最大限度地减少任何噪声和接地问题。 我将在新 PCBA 测试完成后进行更新。

谢谢、

Nathan

Nathan

听起来不错、请在收到新 PCB 后及时更新。

谢谢

David  

尊敬的 David：

新的 PCB 已经组装完毕、我现在确信问题与噪声无关。 我返回到方形一、其中输出看起来像该线程中具有奇怪驱动变化的原始示波器捕获。 我没有更改这个新 PCB 上的寄存器、因为这似乎为输出提供了直流失调电压。

我正在考虑对 EVM 和 PCB 上的重定时器进行寄存器比较。 您认为这是值得付出的努力吗？ 你有其他建议吗？

谢谢、

Nathan