This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI86:技术问题

Guru**** 2747375 points

Other Parts Discussed in Thread: SN65DSI86

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1009318/sn65dsi86-technical-issues

器件型号:SN65DSI86

大家好、

我收到了客户的问题。

我们使用桥接芯片 sn65dsi86将 MIPI 信号转换为 EDP 信号、并希望直接驱动屏幕。 但屏幕上只有 HDMI、DP、Type C 接口。 我们能否将 EDP 信号直接连接到 DP 连接器、然后通过 DP 电缆直接连接屏幕以驱动屏幕?

非常感谢你的帮助。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、DSI86确实支持 DP。

    请注意、大多数 DP 屏幕不支持 ASSR、而 DSI86默认支持 ASSR。 要禁用 DSI86 ASSR 支持、  使 ASSR_CONTROL 读取/写入操作的第一步是确保在 EN 引脚的上升沿对 TEST2引脚采样为高电平。 建议通过1k 至10k 电阻器将 TEST2引脚拉至1.8V。 一旦 TEST2为高电平、必须执行以下步骤:

    1.将0x07写入寄存器0xFF。 这将选择第7页。
    2.将0x01写入寄存器0x16。 这将使 ASSR_CONTROL 成为读取/写入。
    3.将0x00写入寄存器0xFF。 这将选择第0页。
    4、将0写入寄存器0x5A 的位1:0。 这将从 ASSR 变为标准 DP。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu、

    感谢你的答复。

    我们使用的屏幕外部接口是 DP、但内部接口是 EDP、而 LCD 模块是 EDP。 只是屏幕封装后留给用户的界面是 DP、tpye C 或 HDMI。 在这种情况下、您是否需要禁用 dsi86的 ASSR 支持?

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    请与 LCD 模块供应商联系、以查看 LCF 模块是否支持 ASSR。  

    我会在 TEST2引脚上实现上拉和下拉选项、以便根据需要启用/禁用 DSI86 ASSR。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu、

    感谢你能抽出时间。

    在 dsi86的数据表中、它被写为"适用于60fps 4K 4096 "×2304分辨率(18bpp 颜色)和60fps WUXGA 1920×1200分辨率和3D 图形显示(120fps 等效)"

    是因为 DSI 接口的速度限制、支持4K、60fps、4096x2304分辨率的18bpp 吗? 如果我的分辨率是4000 * 2222、60fps 屏幕是否支持24bpp 颜色?或者60fps 在4K 分辨率下仅支持18bpp?

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    正确、支持的分辨率受 DSI 端每通道1.5Gbps 和750MHz 最大 DSI 时钟的限制。

    您可以使用以下公式来验证是否支持特定的分辨率。

    流位速率= PixelClock×bpp

    最大 DSI 时钟=流位速率/(DSI 通道数 x 2)

    DSI 数据速率= 2 x 最大 DSI 时钟

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu、

    感谢 你的答复。

    使用 dsi86双通道配置时、您是否需要严格控制两个通道的数据同步。 是否允许存在相位差?

    例如、我们将通道 A 配置为接收奇像素数据、通道 B 接收偶像素点数据。 对于相同的帧图像、我们需要满足像素点1、3、5的要求... 像素点2、4、6…… 同时出现在 A 和 B 通道中、或者我们是否可以接受特定的相位延迟。 两个通道的数据可在芯片内同步。 如果允许相位延迟、可以有多大的相位延迟?

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    对于双 DSI 通道、DSI86将使用来自通道 A 的 VSS、VSE 和 HSS 数据包

    DSI86将使用通道 A 事件在 DisplayPort 接口上重新创建相同的时序。 来自通道 B 的 VSS、VSE 和 HSS 数据包用于在内部将通道 B 上的数据与通道 A 对齐

    谢谢

    David