This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83848M:第二个 PHY 使用 CLK_OUT

Guru**** 652440 points
Other Parts Discussed in Thread: DP83848M, DP83848H
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1010587/dp83848m-usage-clk_out-for-second-phy

器件型号:DP83848M
主题中讨论的其他器件: DP83848H

您好!

我们正在设计具有 DP83848H/J/K/M/T 系列中两个 PHY 的 EtherCAT 板、最好是 DP83848M。

其思路是将一个晶体连接到第一个 DP83484M 进行计时、然后通过 CLK_OUT-Pin 使用其时钟为第二个 DP83848M 计时。 这是否可行? 或者、我们是否希望出现不可接受的抖动?

非常感谢您的帮助、

祝你度过美好的一天!

Bernd

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bernd、

    CLK_OUT 引脚可用于为第二个 PHY 提供时钟。 但是、请记住、如果第一个 PHY 处于复位状态、则可能会导致第二个 PHY 出现问题、因为在复位期间时钟信号不稳定。

    此外、请记住、CLK_OUT 引脚仅适用于 DP83848H/M/T 它不适用于 J/K 型号。

    此致、

    Adrian Kam