This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12D500RF:应用查询

Guru**** 2380860 points
Other Parts Discussed in Thread: ADC12D500RF
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/999283/adc12d500rf-application-inquiry

器件型号:ADC12D500RF

大家好、团队、

我的客户正在使用 ADC12D500RF、他们想要确认时钟系统是否可以使用 HMC7044进行时钟输入?

关于 LVDS di 和 DQ 的长度匹配、如何对其进行分类以匹配长度? 他们想要使用 DESIQ 模式。他们需要 知道每个端口(12位)的长度匹配、或者没有任何数据 I 或数据 Q 必须匹配长度、例如每个12位端口的匹配长度是否合适? 它们希望将 PCB 上的所有 DQ 和所有 DI 匹配在一起。

此致、
Renan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Renan、您好!

    是的、客户可以使用 HMC7044、该时钟芯片具有许多可正常工作的输出电平配置。 我会在高输出上使用 PECL 配置。 这将提供最佳的抖动性能。 请确保它们通过交流耦合 ADC 的时钟输入引脚。

    在长度匹配方面、它们应该在所有 I 和 Q 数据线之间进行长度匹配。 小于1cm 即可。

    此致、

    Rob