This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65LVDS93A-Q1:扩频时钟-支持 PLL 限制和调制

Guru**** 2519700 points
Other Parts Discussed in Thread: SN65LVDS93B-Q1, SN65LVDS93A-Q1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/898888/sn65lvds93a-q1-spread-spectrum-clocking---pll-limitations-and-modulation-supported

器件型号:SN65LVDS93A-Q1
主题中讨论的其他器件:SN65LVDS93B-Q1

尊敬的支持团队:

 SN65LVDS93B-Q1的快速问题。 客户需要从 uC 激活扩频、以降低 PCLK 发射、我想知道该器件的 SSC 限制是什么、取决于 PLL 的 BW、但在 DS 中未指定。

请告诉我有关最终产品 EMI 合规性的简单验证

谢谢


此致

Nicola

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    SN65LVDS93A-Q1的拼写错误  

    尊敬的支持团队:

      SN65LVDS93A-Q1的快速问题。 客户需要从 uC 激活扩频、以降低 PCLK 发射、我想知道该器件的 SSC 限制是什么、取决于 PLL 的 BW、但在 DS 中未指定。

    请告诉我有关最终产品 EMI 合规性的简单验证

    谢谢


    此致

    Nicola

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nicola、

    数据表的下表中指定了最大展频。

    如果使用30kHz 调制频率、则最大 Fdev 为 Pclk 频率的8%。  


    此致、

    Michael W.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael、

    谢谢! 我不知为何错过了这些参数、很抱歉、因为疏忽!

    非常感谢

    Nicola

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael、

    只需快速澄清一下: 客户正在仔细检查其他竞争对手(DSP 端)定义为三角波形实际半周期的扩频调制频率的定义、这意味着频率在一个周期内达到最大值和最小值(而不是我预期的半个周期)。

    为了仔细检查、我们是否认为整个三角波形周期是正确的? 如图1中的此处所示、正确吗?  http://www.ti.com/lit/an/spna090/spna090.pdf  

    非常感谢

    此致

    Nicola

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nicola、

    图1中的 mod 频率正确。 不过、输入时钟模块与图1不同、6%和8%是峰峰值频率差异。

    此致、

    Michael W.