This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] WEBENCH®︎工具/SN65HVD1781A-Q1:SN65HVD1781A-Q1

Guru**** 657980 points
Other Parts Discussed in Thread: SN65HVD1781A-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/890782/webench-tools-sn65hvd1781a-q1-sn65hvd1781a-q1

器件型号:SN65HVD1781A-Q1

工具/软件:WEBENCHRegistered设计工具

你好

我将 SN65HVD1781A-Q1器件连接到我的 MCU。 MCU 的 VDDIO 为3.3V、另一侧连接到我的连接器。

请告诉我、如果我的连接正常(A、B =我的连接器的5V 逻辑电平和 接收数据输出、到 MCU 的 R=3.3V 逻辑电平)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    它将取决于 MCU IO 引脚的规格。  对于输出、它们需要能够驱动高于2V 的高电平、而低于0.8V 的低电平。  在这种情况下、它们可以正确连接到收发器的逻辑输入。  对于输入、它们需要能够承受5V 输入、并且具有与收发器输出的"VOL"和"VOH"阈值电平兼容的"VIL"和"VIH"阈值电平。  如果 MCU 不能耐受5V 电压、则可以使用电平转换器件或通过将二极管与输出串联(阴极面向"R"输出)来阻断来自收发器的较高电压。  这将有效地将 R 输出转换为开漏型驱动器、并且可以在 MCU 输入端放置一个高达3.3V 的上拉电阻、以便正确地拉至高逻辑电平。

    请告知我们这是否不清楚、或者您是否有任何其他问题。

    此致、
    最大