This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/877843/pca9548a-what-will-happen-if-the-trst-is-less-than-500ns
大家好、团队、
我们正在寻找一个 PCA9548A 问题、发现 REST 和 SDA 之间的延迟时间小于500ns、我们的规格是500ns、那么如果 Trst 小于该时间、会发生什么情况？
谢谢、
安东尼
输入有关此案例的更多信息。
我们是第二个源、第一个源是 NXP 的 PCA9548、电流 REST 引脚通过一个4.7K 上拉电阻连接到 VCC、I2C 上拉电阻也是 VCC。
两个器件的 Trst 规格不同、 NXP 器件的最小值为500ns、但最大值为500ns。
当前系统有时会报告错误、这是由 PCA9548A 引起的、如果由 NXP 的部件替换、则会消失、因此我们仍在检查根、我们不确定这是否是问题。
谢谢。
尊敬的安东尼：
复位时间(SDA 清零)定义为在#RESET 有效低电平有效和 SDA 引脚置为高电平之间的最大值为500ns。 这被指定为传播延迟时间、因此被认为是短的理想选择。 我们指定500ns 的最大延迟来描述最坏情况下的运行条件、这样系统就可以预期实际运行行为等于或小于该延迟值。 短于500ns 的延迟时间是正常的。
您能否分享有关系统报告的错误的更多信息？ 我不认为 Trst 规范可能会导致问题，除非在 I2C 数据包期间断言#reset (在这种情况下，NXP 设备的较慢响应时间可能会有所不同)。
此致、 Eric
尊敬的 Eric：
我们从客户那里获得了更多信息、客户发现它与 I2C 操作相关、解决方案1 在 PCA9548之后找不到器件、解决方案2没有问题。
但 NXP 的9548可与解决方案1和解决方案2完美配合使用。
e2e.ti.com/.../i2c_2D00_JBOD_5F00_SBOM.PPTX
感谢您提供逻辑分析仪快照和您找到的解决方案。 我相信这是针对 PCA9548A 的设计。 写入的通道只有在器件识别到停止条件后才会变为有效。 这可确保下游通道激活时的稳定性。 如果在总线空闲时激活这些通道、则噪声会传播并在下游器件中导致错误。 数据表的第8.6.2节对此进行了概述。
请确保在写入控制寄存器位后始终生成一个停止条件。
