• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 278 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMDS181：DDC 信息放大器(&A)；

admin
Guru**** 2391415 points
Other Parts Discussed in Thread: TMDS181, TMDS171

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/899106/tmds181-ddc-infomation

器件型号：TMDS181
主题中讨论的其他器件： TMDS171

您好！

我们的客户有2个问题。

问题1.
我认为 TMDS181正在监控 DDC 的从地址 A8/A9。 此 IC 是否监控任何其他从器件地址？
客户表示、控制 FPGA 需要这些信息...
问题2.
根据本文档、如果我们将0写入子地址0xFF、它将变为 page0、如果我们写入1、则变为 page1。
http://www.ti.com/lit/ug/sllu294/sllu294.pdf
当我查看其他线程时、它们转储第1页并查看特定子地址。
我认为第1页具有许多调试和设置本文档中所述测试表所必需的状态。

这是第1页的唯一文档吗？
客户表示他们不理解、因为他们没有详细的状态信息。

您能给我更多关于第1页的信息吗(表、地图、描述等)？
此致、
Hiroshi
  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hiroshi-San

    Q1： 作为发现的一部分，源设备读取接收设备的 E-EDID 信息以了解接收设备的功能。 此读取的一部分是 HDMI 论坛供应商特定数据块(HF-VSDB) MAX_TMDS_CHATE_RATE 字节、用于确定支持的数据速率。 根据该值、源写入从地址0xA8偏移量0x20位1、TMDS_CLOCK 比率状态。 TMDS181会监测该写入以确定 TMDS 时钟比、从而相应地设置其自己的 TMDS_CLOCK 比率状态位。 但是、FPGA 是控制接收 EDID 读取的源、它们需要哪些信息来控制 TMDS181中的 FPGA？

    Q2：PAGE 0寄存器信息足以支持器件运行。 PAGE I 寄存器仅用于调试目的。 要申请第1页信息、请联系当地 TI 办事处并申请 NDA、然后我们才能共享第1页的寄存器信息。

    谢谢

    David

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    David - San

    感谢您的快速回复。
    我收到了客户的这两个问题、因为 TMDS181没有输出。
    在询问这两个问题之前、我认为这个问题不能帮助 他们解决问题、但我不能拒绝此帖子的请求。 抱歉。

    为了从器件获得正确的输出、 我们首先检查硬件设计是否正确。
    由于 FPGA 输入与 TMDS181不匹配、我们展示了用于交流耦合的正确上拉方法。


    假设硬件设计正确、数据表和应用手册是否足够信息来控制接收端的器件？

    TMDS181和 TMDS171配置指南

    https://www.ti.com/lit/pdf/slla466

     

    TMDS181原理图检查清单

    https://www.ti.com/lit/pdf/slaa893



    但客户表示他们需要更多信息。
     你有什么看法？

    此致、

    Hiroshi

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我在粘贴输出电路时出错。
    我们介绍了该电路。
  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    鉴于 FPGA 是交流耦合的、我建议客户从 TMDS181切换到 DP159。

    您展示的方框图是一个连接到交流耦合输入的直流耦合 HDMI、然后您需要一个外部50 Ω 终端。 它不适用于 TMDS181。

    谢谢

    David

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我可能犯了一个错误。
    在客户的情况下、此 TMDS181的输出需要交流耦合、TMDS181是否不工作？
    此致、
    Hiroshi
  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hiroshi-San

    在这种情况下、您需要具有从50欧姆到3.3V 的外部端接、如最后一条消息的方框图所示、并如 TMDS181原理图检查清单所述。

    谢谢

    David

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    David - San

    感谢您的快速回复。
    我将解释这些信息并请求评估。
    此致、
    Hiroshi