Other Parts Discussed in Thread: DP83822I
您好！
在我的定制板 中、我将 DP83822I ETH PHY 连接到 FPGA。 由于 FPGA 程序中未实现任何软内核、因此我 有一个 MDIO 内核、并使用它来确定的链路上升和下降状态
DP83822。
为此、我尝试读取 PHYSTS 寄存器0x0010 Addr。 我的计划是参考 PHYSTS (0)来确定链路上升和下降状态。
但我有一个不同的看法。 我建立链路并手动删除链路
以下是我在读取 PHYSTS 寄存器时接收到的值。
复位链路断开后
1.链路断开 (LED_0 LED 关闭)
PHYSTS 读取 ：0x4002
2.链路 建立 (LED_0 LED 亮起) 连接链路
PHYSTS 读取 ：0x1715
3.下行链路 (LED_0 LED 熄灭) 删除链路
PHYSTS 读取 ：0x1912
4.连接 ( LED_0 LED 亮起) 连接链接
PHYSTS 读取 ：0x1914
5.链路断开 (LED_0 LED 关闭) 删除链路
PHYSTS 读取 ：0x5912
6.链路 连接 (LED_0 LED 亮起) 连接链路
PHYSTS 读取 ：0x5F14
7.链路断开 (LED_0 LED 关闭) 移除链路
PHYSTS 读取 ：0x5912
8.连接 (LED_0 LED 亮起) 连接链接
PHYSTS 读取 ：0x1914
9.下行链路 (LED_0 LED 熄灭) 删除链路
PHYSTS 读取 ：0x5912
10.链路 连接 (LED_0 LED 亮起) 连接链路
PHYSTS 读取 ：0x1914
11.断开链路 (LED_0 LED 熄灭) 移除链路
PHYSTS 读取 ：0x1912
在初始链路建立(2)之后、在所有其他情况下、当我连接链路时、即使在 LED_0打开时、我也会观察到链路上升位为低电平。 但速度位和双工位会按预期正确变化。
为什么会这样？ 这是正确的吗？
如何确定 以太网 PHY 的上行链路和下行链路 PLS 建议？
我正在寻找一种简单的机制。
