• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 136 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS100BR410：交流耦合电容

admin
Guru**** 2390735 points
Other Parts Discussed in Thread: DS100BR410
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/965793/ds100br410-ac-coupling-capacitor

器件型号：DS100BR410

你(们)好

您会在下面提出问题吗？

我的客户使用此 IC 将6Gbps CML 差分信号从 FPGA 传输到另一个 FPGA

FPGA。

问题1. 是否需要输出和输入电容器、如随附的应用图？

问题2. 您是否会建议使用上限值？

谢谢

此致、

Shidara

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Shidara-San、

    1)。 是的、我们需要在输入和输出上进行交流耦合、如典型应用图中所示。

    2)。 这取决于应用。 PCIe 规范建议220nF 交流耦合电容值。 DS100BR410 EVM 使用0.1uF 交流耦合电容。

    此致、Nasser

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好，Nasser－San

    您是否会让我更清楚地了解您的答案？

    1、需要了解这两个上限、但我想了解现有上限的进一步含义。

      我的理解是、即使放置输出电容器、也可能会引起直流不平衡  

      应通过输入电容器移除的电缆、对吧？

    2、好的、由于 EVM 为0.1uF、我建议首先使用0.1uF、具体取决于信号注释。

    谢谢

    此致、

    Shidara

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Shidara-San、

    输入和输出相互隔离。 输入和输出信号路径之间存在限制功能。 输入电容负责处理由数据模式导致的直流失衡(在限制放大器之前)、输出交流耦合电容负责处理输出端产生的直流失衡感应。

    此致、Nasser

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好，Nasser－San

    非常感谢您的解释。

    我明白了。

    此致

    Shidara