This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83822IF:DP83822 COL 引脚行为异常

Guru**** 2763595 points

Other Parts Discussed in Thread: DP83822I

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/918311/dp83822if-dp83822-col-pin-behave-abnormal

器件型号:DP83822IF
主题中讨论的其他器件:DP83822I

大家好、

我的客户使用 DP83822I 并发现问题。 对于自举模式 COL 引脚,客户使用默认模式--模式4,不使用外部上拉或下拉。 因此,根据下面的表10,COL 的电压应为高 VDDIO 。 但客户测量了 COL 的电压、在复位阶段发现 COL 为高电平、但在复位失效后、COL 的电压变为低电平并保持低电平。 那么、原因是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Garrick、

    我看不到您尝试共享的图像。 您可以再次发送图表吗?

    谢谢、

    Cecilia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    表10是数据表。 波形如下。 如您所见、当 RESET 取消置位时、COL 引脚变为低电平。 但从数据表表表10中可以看出、模式4 COL 应为高 VDDIO。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是否可以共享此器件的寄存器转储? 0x0-0x1f 以及0x467。 我想确认 COL 引脚的自举状态

    谢谢、

    Cecilia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请检查下表中的 reg 值、在该值中记录异常和正常情况下的两个 reg 数据。 客户只记录0x00~0x1f。 。

    寄存器 异常 正常 异常
    0x0000 3. 1 0 0 3. 1 0 0 3. 1 0 0
    0x0001 7. 8. 4. 9.   7. 8. 6. 13.   7. 8. 6. 9.
    0X0002 2. 0 0 0 2. 0 0 0 2. 0 0 0
    0X0003 10. 2. 4. 0 10. 2. 4. 0 10. 2. 4. 0
    0X0004 0 1 14. 1 0 1 14. 1 0 1 14. 1
    0X0005 0 0 0 0 12. 1 14. 1 12. 1 14. 1
    0X0006 0 0 0 4. 0 0 0 15. 0 0 0 15.
    0X0007 2. 0 0 1 2. 0 0 1 2. 0 0 1
    0X0008 0 0 0 0 4. 0 0 0 4. 0 0 0
    0X0009 0 0 0 0 0 0 0 0 0 0 0 0
    0X000A 0 1 0 0 0 1 0 0 0 1 0 0
    0X000B 1 0 0 0 1 0 0 0 1 0 0 0
    0X000C 0 0 0 0 0 0 0 0 0 0 0 0
    0X000D 0 0 0 0 0 0 0 0 0 0 0 0
    0X000E 0 0 0 0 0 0 0 0 0 0 0 0
    0X000F 0 0 0 0 0 0 0 0 0 0 0 0
    0X0010 1 0 0 2.   4. 10. 1 5.   0 8. 1 5.
    0X0011 0 1 0 8. 0 1 0 8. 0 1 0 8.
    0X0012 4. 0 0 0   6. 4. 0 0   6. 6. 0 0
    0X0013 0 2. 0 0 2. 8. 0 0 2. 8. 0 0
    0X0014 0 0 0 0   0 0 7. 14.   0 0 0 0
    0X0015 0 0 0 0 0 0 0 0 0 0 0 0
    0X0016 0 1 0 0 0 1 0 0 0 1 0 0
    0X0017 0 0 4. 1 0 0 4. 9. 0 0 4. 9.
    0X0018 0 4. 0 0 0 4. 0 0 0 4. 0 0
    0X0019 8. 0 0 2. 8. 12. 0 1 8. 12. 0 1
    0X001A 0 0 1 0 0 0 0 0 0 0 0 0
    0X001B 0 0 7. 13. 0 0 7. 13. 0 0 7. 13.
    0X001C 0 5. 14. 14. 0 5. 14. 14. 0 5. 14. 14.
    0X001D 0 0 0 0 0 0 0 0 0 0 0 0
    0X001E 0 1 0 2. 0 1 0 2. 0 1 0 2.
    0X001F 0 0 0 0 0 0 0 0 0 0 0 0
      14. 10. 0 1 14. 10. 0 1 14. 10. 0 1
      14. 14. 0 2. 14. 14. 0 2. 14. 14. 0 2.
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Garrick -您能解释一下什么是正常和异常情况吗?

    这是否意味着在正常情况下 COL 引脚保持高电平?

    在异常情况下、器件之间似乎没有连接、因为您在复位期间记录了读数?

    我需要寄存器0x467、因为它将告诉我自举引脚的状态。  

    谢谢

    Cecilia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Cecilia、

    否、对于正常和异常情况、COL 引脚的行为相同(复位后变为高电平)。 正常意味着 PHY 可以在上电后正常工作、而异常意味着 PHY 断开。 现在的问题是、如果配置模式4、COL 是否正常(复位后高电平变为低电平)以及原因。 谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Garrick 您好、我需要联系我的团队、了解复位后的 COL 行为。 我看到您已链接到类似的 E2E 主题。 让我明天通过 EOD 返回给您、并了解上一个帖子中的答案。

    您还可以在方便时共享寄存器0x467吗?  

    谢谢、

    Cecilia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Garrick

    我们在过去的实验中已确认了解 COL 的状态、看起来 COL 引脚是内部上拉的。

    只需再次确认,当您检查此引脚的内部拉电流时,没有连接到此引脚的外部拉电流,并且您正在将器件保持在复位状态?

    谢谢、

    Cecilia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Cecilia、

    器件 COL 引脚保持开路、没有任何外部上拉或下拉电阻、因为客户需要配置模式4。 问题是、复位后 COL 引脚将从高电平变为低电平(不是在复位期间)。

    BTW,我检查了数据表7.7 ,发现 从复位状态到器件锁存器件的引导引脚只需120ns +64ns,器件就可以切换到引脚的硬件功能。 因此、我不确定 COL 引脚是否仅在复位时间和 T3计时期间保持高电平、之后 COL 引脚变为 MII COL 功能引脚并更改为低电平。 这是否正确理解?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Garrick、

    您是否有另一个器件或 EVM 可用于测试、从而证实了这一理论? 我想知道其他器件是否也受到影响、您是否会看到同样的现象。  

    谢谢、

    Cecilia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我手头没有 EVM。 我的客户已经测试了多个电路板并遇到了相同的问题。 请检查并确认此问题吗?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Garrick

    我与 EVM 确认 COL 在内部上拉。 抱歉、如果您之前提到过此问题、但 COL 是否连接到其他任何内容? 我知道您说过、您将自举保持打开状态、但 COL 是否连接到可以将该引脚驱动为低电平的 CPU?  

    谢谢、

    Cecilia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Cecilia、

    我知道 COL 具有内部上拉电阻。 我想在下面再次确认。 无论是否如此、COL 引脚在复位期间仅作为自举引导引脚运行? 复位时、在 T3时间之后、COL 引脚会恢复为 I/O 的正常硬件功能

     

    从复位状态到器件锁存引导引脚的时间仅为120ns +64ns、器件才能切换到引脚的硬件功能、请参阅数据表中的第7.7节。 然后,根据 COL 引脚的硬件功能, 它在规格中有以下说明--

     

    数据表中的 COL 引脚说明--

    "碰撞检测:对于全双工模式、该引脚始终为低电平。 在半双工模式下、只有当发送和接收介质都非空闲时、该引脚才会置位高电平。
    未在 RMII 模式中使用"

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Garrick、

    我可以在本周的 EVM 上确认。 请允许我在实验室中确认。

    谢谢、

    Cecilia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Cecilia、

    为什么我们无法从理论上首先确认引脚的行为、而只能在 EVM 上进行测试? 如果 BU 团队的任何人都可以检查这一点吗?  现在已经过去了一周、只是问这个问题...

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Garrick。我的解释是、我认为您希望工程师在我们的实验室中进行确认。  

    不过、仅根据理论、在数据表中提到的复位期间应上拉。 您正确、它在复位时作为自举运行。 复位完成后、COL 应保持低电平。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Cecilia、

    请在我们的实验中检查并确认问题。 与理论相比、波形现象看起来很奇怪。 如下所示、复位开始失效时、COL 引脚立即变为低电平。 但从理论上讲、在复位失效加上 T3时间后、COL 引脚应拉低。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Garrick。根据这次捕获、我相信 PHY 的行为符合预期、因为它可能达到复位的阈值、从而触发 COL 变为低电平。  

    您能否分享这些参数的上升和下降时间以及 COL 变为低电平时复位上升到的放大范围快照。 我看不到它的时间刻度是多少、因此我很难理解测量值。  

    看到从 RST 开始到 COL 切换为低电平时的时间增量会有所帮助