This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPD5S116:关于 EN=0时的下拉电阻器

Guru**** 2387830 points
Other Parts Discussed in Thread: TPD5S116
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/950602/tpd5s116-about-pull-down-resistors-at-en-0

器件型号:TPD5S116

您好!

关于 TPD5S116上的 CES_SYS、SCL_SYS 和 SDA_SYS 引脚上的下拉电阻器、

我的客户询问问题。

(问题)
当 EN=0时、CES_SYS、SCL_SYS 和 SDA_SYS 引脚是否下拉?

此致、
TAO_2199

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Hi TAO, 这些引脚是 IO 引脚,如果 EN=0、将会有不确定的状态。 此致、 Ansel
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ansel、

     

    很抱歉耽误你的时间。

    我的客户有一些问题。

     

    (1)当 EN=0时、SYS 引脚侧是否有可能由内部上拉电阻器设定为高电平?

    (这些电阻器是否会在 EN=0时用作上拉电阻器?)

     


    我的客户担心如果 EN=0、SYS 引脚侧将会处于不确定状态。

    (2)您是否有任何解决方案来避免 SYS 引脚侧在 EN=0上的不确定状态?

     

    此致、

    TAO_2199

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅下表。

    此致、

    Ansel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    抱歉,照片似乎已隐藏,请检查表1。