This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS50PCI402:DS50PCI402

Guru**** 2587365 points
Other Parts Discussed in Thread: DS50PCI402

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/944595/ds50pci402-ds50pci402

器件型号:DS50PCI402

尊敬的技术支持团队:

我一直在尝试以下问题。

e2e.ti.com/.../930604

我尝试了各种设置、但没有解决链接问题的组合。 即使在旁路模式下也是 NG。

因此、当 DS50PCI402被移除并与接插线连接时、连接问题得到了改善。
如果接线长度较短、是否可能会出现问题?
目前、布线长度在10 cm 以内。

此致、

TTD

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    1)。 我查看了您注意到的与交流耦合电容器相关的旧 E2E 案例。 我假设您在这里注意到的问题仍然与交流耦合电容器的位置有关。 或者、您提到的交流耦合电容器情形仍然适用。 请确认吗?

    2)。 您注意到"链接问题已改进"。 这是否意味着在某些情况下、链路未成功? 请确认。

    3)。 在您的应用中、使用的数据模式编码是什么?  

    4)。 链接问题:这是 PCIe 还是其他标准? 是否有任何关于上行链路中的位置的想法是导致上行链路失败的原因?

    理解这些问题会有所帮助、以便我们更好地了解根本原因。

    此致、Nasser  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Nasser ,

    感谢你的答复。

    >1)。 我查看了您注意到的与交流耦合电容器相关的旧 E2E 案例。 我假设您在这里提到的问题仍然与>AC 耦合电容器的位置有关。 或者、您提到的交流耦合电容器情形仍然适用。 请确认吗?

    >2)。 您注意到"链接问题已改进"。 这是否意味着在某些情况下、链路未成功? 请确认。

    ⇒我移除了 RX 侧的交流耦合电容、这意味着仅基于旧的 E2E 的 TX 侧交流耦合电容。

      但是  、有时连接不成功。

    >3)。 在您的应用中、使用的数据模式编码是什么?  

    >4)。 链接问题:这是 PCIe 还是其他标准? 是否有任何关于上行链路中的位置的想法是导致上行链路失败的原因?

    ⇒PCIe Gen2,因此8B/10B 编码。

    同样、是否有使用 DS50PCI402 EQ 的最小长度(布线)规格?

    如果长度(TRACE)短于8英寸(FR4)、那么使用 EQ 是否无效?

    此致、

    TTD

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 TTD、

    感谢您的说明。

    即使在器件切换为旁路模式时、某些均衡器的残余增益也可能为2-3dB。 考虑到 PCB 材料的插入损耗、您可以确定这意味着布线长度为多少英寸。  

    此致、Nasser

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nasser、  

    >某些均衡器可能具有2-3dB 的残余增益,即使器件处于旁路模式也是如此。

    根据数据表、旁路模式显示0dB。  

    DS50PCI402  残余增益是否在2-3dB 范围内? 如果是、是否会导致眼图闭合等链路问题?

    我认识到"旁路模式"="仅模式(无器件)"

    但它不正确吗?
    有必要找出旁路模式下链路问题的原因、确定 情况 仅移除器件(无器件)。

    电源 这个问题似乎在一些不同批次(一些批次正常、一些批次 NG)之间引起。

    此致、

    TTD

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    同意。 当 EQ0=EQ1=悬空时、1.25GHz 和2.5GHz 时的增益为0dB。 基于您的 FPGA TX 端、我认为可能存在去加重或预加重。 这是可能的吗? 此外、是否可以降低 FPGA 或 ASIC TX 侧的 VOD? 您看到了什么差异吗?

    此致、Nasser