• 状态 Resolved
  • 已锁定 已锁定
  • 回复 13 回复
  • 订户 0 订户
  • 视图 758 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TUSB1210：UTMI+低引脚接口(ULPI)修订版1.1

admin
Guru**** 2927270 points

Other Parts Discussed in Thread: TUSB1210

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/936922/tusb1210-utmi-low-pin-interface-ulpi-rev-1-1

器件型号：TUSB1210

您好专家、

在后续 E2E 课程中、

"TI 评论"

是的、您正是指表6.6中缺少的规格、但在器件的特性摘要(数据表的第6页)上、您可以注意到 TUSB1210完全符合"UTMI+低引脚接口(ULPI)规范修订版1.1"、 因此、您不应担心它。

 

但是、TDC、TDD 最小值= 100ps 最大值< 9ns

输出时钟模式最小规格超过1ns (ULPI)

这是否意味着 TUSB1210无法满足 ULPI 规格？

谢谢

穆克

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     在哪里可以找到 TDD 最小值= 100ps？

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    最小100ps 的值来自以下 E2E 会话。

    谢谢

    穆克

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    在修订版 H 数据表中、它显示了1/2ns、但在修订版 I 中以某种方式删除了 我需要检查设计以进行确认。  

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    周圣、您好！

    我等待您的更新。

    穆克

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    周圣、您好！

    你有更新吗？

    穆克

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    抱歉、由于该设备已超过10年、仍尝试获取该设备的历史记录。

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们之前测量过 TCD/TDD、最小 TCD/TDD 为1.2ns

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    周圣、您好！

    客户表示、客户电路板的测试结果低于1.2ns…

    谢谢

    穆克

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    他们的数据是什么？ 但不应为0

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    周圣、您好！

    我附加了客户波形。

    它受反射波的影响、但对于 DIR 和 nxt、它们似乎都小于0.5ns。

    请给我评论吗？

     

    DIR / CH1：clock / CH2：dir

     

     

    nxt / ch1：clock/ ch2：nxt

    客户正在考虑添加串行电阻以延迟波形。 有问题吗？

    谢谢

    穆克

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    客户是否使用 Zynq FPGA？ 如果没有、应该可以。

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    周圣、您好！

    您能告诉我"应该可以"的原因吗？

    它们不符合 UTMI+低引脚接口(ULPI) Rev1.1标准是否没有问题？  

    此外、您能否在 下面提供您的意见、

    客户正在考虑添加串行电阻以延迟波形。 有问题吗？

    穆克

  • 0
    TI__Guru**** 2927270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    最小保持时间规格应为0ns。 但 Zynq 为1ns、这违反了规格。 因此、TUSB1210可能会出现 Zynq 问题、但其他 SOC FPGA 可以正常工作。

    不建议添加额外的电阻器