This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TUSB522P:使用 TUSB522p 时的阻抗问题

Guru**** 2381580 points
Other Parts Discussed in Thread: TUSB522P
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/946059/tusb522p-question-about-impedance-when-using-tusb522p

器件型号:TUSB522P

大家好、我将在主板和 USB 器件之间的 FPCB 中使用 TUSB522p。


然后、我认为 USB SSTX、SSRX 线应位于数据表指南中所述的顶层或底层、

--------

但是、我们的 CAD 团队说、要满足90欧姆阻抗线、则 SSTX、SSRX 线应是 PCB 的第二层或第三层。

--------------

如果我在第2层或第3层对这些 SSTX、SSRX 进行布线、那么我应该使用多个过孔、这将违反 TI 的布局指南行。

--------

下面是 TI 的布局指南。  

这种情况下的最佳方法是什么?

1、阻抗90欧姆更重要? ->然后、SSTX、SSRX 将在第2层或第3层布线并使用多个过孔。

2.高速线路应采用顶部或底部路由。->然后 SSTX、SSRX 不能满足90欧姆阻抗。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    必须将布线阻抗保持在90欧姆+/- 10%。 由于电路板堆叠和其他因素、在顶层和底层并不总是可以实现这一点。 应尽量减少过孔数量。 理想情况下、您将使用不超过2组过孔(进入和退出中间层)。  在中层布线时、应考虑使用微过孔。 在这种情况下(不使用从第3层到底部的铜)、通过所有过孔会产生残桩。 残桩也会影响整体通道阻抗、并在数据中产生反射/失真。  

    还有其他选项可最大限度地减小过孔对数据路径的影响、您也可以查看以下文档、因为它包含许多有关高速布局的有用提示:

      

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Malik。 对我很有帮助。