This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65HVD62:有关接收器占空比规格的问题

Guru**** 2502205 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/941015/sn65hvd62-question-about-receiver-duty-cycle-spec

器件型号:SN65HVD62

您好,团队

我们的客户对数据表中的接收器占空比规格有疑问。

如下所示、当比特率为115.2kbps,时、占空比误差达到10%

但是、根据 AISG3.0规则、: 单个调制解调器的占空比为5%、如下所示:

那么、IC 是否与规则不一致? 在  设计芯片时、我们如何考虑占空比规格?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Dane、

    如果您看看 RX 的占空比、数据表上的规格@ 115.2kpbs 略高于 AISG 限制。 但是、在实际应用中、温度、电源和输入电压的变化可能不会像数据表中所述的那样大。 因此、通常测量结果会更好。 另一点是、更重要的是系统设计中的级联占空比。

    此致、

    Hao