This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB927Q-Q1:定制板上的 DS90UB927Q-Q1测试图案问题

Guru**** 1807890 points
Other Parts Discussed in Thread: DS90UB927Q-Q1, DS25BR110, DS25BR120
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/911160/ds90ub927q-q1-ds90ub927q-q1-test-pattern-issue-on-custom-board

器件型号:DS90UB927Q-Q1
主题中讨论的其他器件: DS25BR110DS25BR120

大家好、

我有两个不同的定制 PCB、其中一个具有 ds90ub927q-Q1 FPD link III 串行器 、另一个具有 ds90ub928 FPD link III 解串器 IC。 我可以通过 IIC 通道完全读取和写入所有寄存器。

我的系统图如下所示、

测试图形模式下、当我尝试获取测试图形图像时、每次我看到如下所示的屏幕时。 是否有人建议这样做?

正常的数据流模式下、我会遇到一些颜色不匹配问题、如下所示:

DS90UB927设计;

DS90UB928设计;


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Oguzhan、

    这些缓冲器 DS25BR120和 DS25BR110不能用于 FPD-Link 通道、因为它们是单向的。 FPD-Link 是一种双向协议、解串器具有自己的均衡功能来补偿通道损耗。 我认为可能是由于将这些部件置于中间位置而导致了一些连接问题

    此致、

    Casey  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Casey、

    首先、感谢您的回答。 遗憾的是、弹出 DS25BR120和110不起作用。  

    我有 ds90ub927q-EVM 板、并且我已经使用927evm 板测试了接收器侧、屏幕上的图像看起来正常。 我认为串行器方面存在问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Oguzhan、

     这些器件作为点对点链路进行了测试、不能包含任何器件(中间的缓冲器或重定时器)

    谢谢

    Vijay

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vijay、

    感谢你的答复。 屏幕上没有缓冲区和缓冲区之间的任何变化。 我找不到任何解决办法

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Oguzhan、

    请问您为何在链路之间使用缓冲器?

    Aaron

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好  

    我用它来增加通信范围、但对于 FPD 链接 III 来说、这是不必要的 但它可在接口为 FPD link II 时使用。(https://www.ti.com/lit/an/snla111a/snla111a.pdf?ts=1591463249623&ref_url=https://www.ti.com/product/DS25BR120)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

    最后,我可以解决这个问题,但我不知道如何解决。

    我使用的是24位颜色(8位 RGB)和 VESA 位映射。 在我的 FPGA 设计中、保留位(bit27)为逻辑低电平。 我决定将保留位状态更改为高电平状态并解决问题。 如果您知道它的工作原理、请告诉我们。

    谢谢大家。