您好!
我正在尝试将 SN75DPHY440SS MIPI 重定时器与250MHz MIPI 时钟和1-4 MIPI 数据通道摄像头配合使用。 没有来自重定时器的输出、CSR 寄存器"0D"返回 x"20"、根据数据表、这意味着、未检测到转换"。 我检查了重定时器的输入、一切看起来都很好、重定时器已按照数据表中的建议连接。
谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我正在尝试将 SN75DPHY440SS MIPI 重定时器与250MHz MIPI 时钟和1-4 MIPI 数据通道摄像头配合使用。 没有来自重定时器的输出、CSR 寄存器"0D"返回 x"20"、根据数据表、这意味着、未检测到转换"。 我检查了重定时器的输入、一切看起来都很好、重定时器已按照数据表中的建议连接。
谢谢。
您好!
由于通道0路径(DA0P/N 和 DB0P/N)支持双向 LP 信令、因此将 DB0P/N LP TX 连接到未端接的 LP RX 非常重要。
您可以使用以下 I2C 寄存器命令来启用 lane0 HS 路径:
仅为通道0启用 HS 路径:
向寄存器0x50写入针对 HS TX 路径的8'h01 //覆盖启用
写入寄存器0x51、使能8'h01 // HS TX 路径。
向寄存器0x61写入8'00 //禁用 LP 路径。
向寄存器0x70写入针对 HS RX 路径的8'h01 //覆盖启用
在启用8'h01 // HS RX 路径的情况下写入寄存器0x71。
位0是通道0
谢谢
David
尊敬的 David:
如 Vuk 所述、我们使用两组输入引脚、其中一组声明为 LVDS 输入(根据 EIA-644标准)、另一组声明为 SSTL-2 I 类输入(根据 JESD8-9B 标准)。 我们一直在使用这种方法、它适用于不同类型的成像传感器。 但是、这是我们第一个使用 DPHY440重定时器和焊缝的应用、如有问题。
我们观察到 D0从不进入 HS 模式、而是保持在 LP00模式。
因为我们的 CSI-2应用不需要双向 LP。 是否有禁用争用检测和强制 A->B 方向的选项。 请您详细介绍寄存器 x50、X51、X60、x70、X71 -我们很难再看评论。
欢迎提出任何其他想法。 如果可能,我们希望安排一个电话,进一步讨论这个问题。
期待收到您的回复!
Marko
Marko
当 DPHY440上电时、其 LP TX 应会看到未端接的 LP RX 或高阻抗、如果未看到高阻抗、则会假设有人正在驱动总线并设置争用位。
向寄存器0x61写入8'h00将禁用 LP B0 TX
以8'00写入寄存器0x7E 将禁用 LP A0 RX。
我附加了一个 Xilinx FPGA MIPI 实现方案供您参考: https://www.xilinx.com/support/documentation/application_notes/xapp894-d-phy-solutions.pdf。
谢谢
David
尊敬的 David:
即使禁用 LP、我们也会看到争用错误。 此外、如果没有 LP、我们的接收器无法解码 MIPI。 我们正在研究中点解决方案、在该解决方案中、我们通过向寄存器0x61写入8'h1E 来禁用 LP B0 TX。 但是,我们还没有有效的解决办法。 Meticom 芯片应用手册建议是我们过去考虑过的内容、并将其删除。
如果可以禁用 LP A0 TX 和 LP B0 RX、我们会很高兴-这是一个选项吗?
此致、
Marko