This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN75DPHY440SS:未检测到 CSR 寄存器转换

Guru**** 2507815 points
Other Parts Discussed in Thread: SN75DPHY440SS

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/910594/sn75dphy440ss-csr-register-no-convetion-detected

器件型号:SN75DPHY440SS

您好!

我正在尝试将 SN75DPHY440SS MIPI 重定时器与250MHz MIPI 时钟和1-4 MIPI 数据通道摄像头配合使用。 没有来自重定时器的输出、CSR 寄存器"0D"返回 x"20"、根据数据表、这意味着、未检测到转换"。 我检查了重定时器的输入、一切看起来都很好、重定时器已按照数据表中的建议连接。  

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    寄存器0x0D 返回值"0x20"、表示在 DB0N 上检测到争用。  由于0通道支持双向 LP 通信、这意味着其他人正在驱动0通道。 您能否使用示波器探测0通道?

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    波纹是使用差分探头从示波器中获得的图像。  

    是否有方法禁用双向 LP 通信? 此外,如何在芯片上检测通信方向?

    谢谢。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    由于通道0路径(DA0P/N 和 DB0P/N)支持双向 LP 信令、因此将 DB0P/N LP TX 连接到未端接的 LP RX 非常重要。  

    您可以使用以下 I2C 寄存器命令来启用 lane0 HS 路径:

    仅为通道0启用 HS 路径:

    向寄存器0x50写入针对 HS TX 路径的8'h01 //覆盖启用

    写入寄存器0x51、使能8'h01 // HS TX 路径。

    向寄存器0x61写入8'00 //禁用 LP 路径。

    向寄存器0x70写入针对 HS RX 路径的8'h01 //覆盖启用

    在启用8'h01 // HS RX 路径的情况下写入寄存器0x71。


    位0是通道0

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    不幸的是,这并没有解决我们的问题。  

    由于我们正在使用摄像头、我们希望 DA0 LP 始终处于 RX 模式、而 DB0处于 TX 模式并禁用争用检测。

    这就是我们连接重定时器的方式。  

    这就是我们将重定时器输出连接到 FPGA 的方式、请注意、每条线路都连接到输入2引脚、一个是 LP (K18、J18)、一个是 HS (H18、G18)。 如果没有计时器、这种两对输入引脚的方法对我们来说很好。 即使两对都是输入、也可能造成竞争吗?

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    DB0P/N LP TX 必须连接到未端接的 LP RX。  如果 DB0P/N LP TX 连接到 HS RX、则 LP 信令将无法达到 LP11电平、这将导致 DPHY440无法在 Lane0上启用 HS 数据路径。 如何处理 FPGA 中的通道0 LP 和 HS RX?

    谢谢
    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:  

    如 Vuk 所述、我们使用两组输入引脚、其中一组声明为 LVDS 输入(根据 EIA-644标准)、另一组声明为 SSTL-2 I 类输入(根据 JESD8-9B 标准)。 我们一直在使用这种方法、它适用于不同类型的成像传感器。 但是、这是我们第一个使用 DPHY440重定时器和焊缝的应用、如有问题。

    我们观察到 D0从不进入 HS 模式、而是保持在 LP00模式。  

    因为我们的 CSI-2应用不需要双向 LP。 是否有禁用争用检测和强制 A->B 方向的选项。 请您详细介绍寄存器 x50、X51、X60、x70、X71 -我们很难再看评论。  

    欢迎提出任何其他想法。 如果可能,我们希望安排一个电话,进一步讨论这个问题。  

    期待收到您的回复!
    Marko  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Marko

    我之前提供的命令将禁用 DB0P/N 上的 DPHY440 LP TX、并且仅启用 HS TX 和 RX。 您是否在 FPGA 中禁用 LP RX 且仅启用 HS RX?

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:  

    不可以、我们使 LP RX 和 HS RX 都始终开启。

    谢谢

    Marko

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:  

    您能否进一步解释 LP 逻辑1/0争用阈值的定义和应用?

    是否有一个文档描述了未记录的 I2C 寄存器、我们可以为其提供帮助? 如果需要、我们可以签署 NDA。  

    是否有方法禁用 D0AP/N LP TX 和 D0BP/N LP RX?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Marko

    当 DPHY440上电时、其 LP TX 应会看到未端接的 LP RX 或高阻抗、如果未看到高阻抗、则会假设有人正在驱动总线并设置争用位。  

    向寄存器0x61写入8'h00将禁用 LP B0 TX

    以8'00写入寄存器0x7E 将禁用 LP A0 RX。

    我附加了一个 Xilinx FPGA MIPI 实现方案供您参考: https://www.xilinx.com/support/documentation/application_notes/xapp894-d-phy-solutions.pdf

    谢谢

    David  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:  

    感谢你的答复。  

    请注意、我们想尝试相反的方法-禁用 LP A0 TX 和 LP B0 RX -这是一个选项吗?

    此外,是否有通过 I2C 命令清除争用位的选项(在传感器流关闭后)? 此时、我们必须重置芯片以清除错误。

    谢谢
    Marko  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Marko

    我在之前的答复中犯了一个错误。

    您只需要  

    向寄存器0x61写入8'h00以禁用所有通道的 LP 路径。

    禁用 LP 后、您将不会看到争用错误。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:  

    即使禁用 LP、我们也会看到争用错误。 此外、如果没有 LP、我们的接收器无法解码 MIPI。 我们正在研究中点解决方案、在该解决方案中、我们通过向寄存器0x61写入8'h1E 来禁用 LP B0 TX。 但是,我们还没有有效的解决办法。 Meticom 芯片应用手册建议是我们过去考虑过的内容、并将其删除。  

    如果可以禁用 LP A0 TX 和 LP B0 RX、我们会很高兴-这是一个选项吗?

    此致、
    Marko

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Marko

    没有禁用 LP A0 TX 和 LP B0 RX 的选项。 在 FPGA 中、您能否禁用 LP 并仅启用 HS?

    谢谢
    David