主题中讨论的其他器件： DP83869
你好。
- DP83869HM 具有 ANA_RGMII_DLL_CTRL 寄存器(地址= 0x86)。 我不理解有关 TX 和 RX 延迟的以下描述：
250ps 的阶跃会影响 CLK_90输出。 b[3]、b[2]、b[1]、b[0]、shift、mode 0、1、1、 1、2.0ns、漂移(*)-默认值0、1、0、1、1.5ns、 移位0、0、1、1、1.0ns、 0、0、0、1、0.5ns、 1、1、1、1、0ns、 align (**) 1、1、0、1、3.5ns、 移位1、0、1、1、3.0ns、 移位1、0、0、1、2.5ns、 请注意移位-实际延迟也受寄存器0x32中的移位模式的影响。
有几个标记(*和**)，但我找不到这些标记的描述。 此外、我不理解为什么此描述包含有关对齐模式的信息？
项目9.4.4.2 1000Mbps 模式时序：
在对齐模式下、不会引入时钟偏移。
我已将有关 TX 和 RX DP83869HM RGMII 延迟和 DP83867 RGMII 延迟的描述进行了比较。 DP83867数据表包含更多无法陈述的说明：
1111：4.00ns 1110：3.75ns 1101：3.50ns 1100：3.25ns 1011：3.00ns 1010：2.75ns 1001：2.50ns 1000：2.25ns 0111：2.00ns 0110：1.75ns 0101：1.50ns 0100：1.25ns 0011：1.00ns 0010：0.75ns 0001：0.50ns 0.25ns 0.25ns
请向我解释 DP83869HM TX 和 RX 延迟是如何工作的？
- 我已检查、RGMII_CTRL 在 DP83869HM 和 DP83867中有不同的说明。
DP83869HM、RGMII_CTRL 寄存器(地址= 0x32)、RGMII_RX_CLK_DELAY 位
0x0 = RGMII 接收时钟相对于接收数据移位。
0x1 = RGMII 发送时钟与接收数据对齐。
DP83867、RGMII_CTRL 寄存器(地址= 0x32)、RGMII_RX_CLK_DELAY 位
1 = RGMII 接收时钟相对于接收数据移位。
0 = RGMII 接收时钟与接收数据对齐。
两种模式(DP83869HM 和 DP83867)的默认值均为0、对于 DP83869HM、它是移位模式；对于 DP83867、它是对齐模式。 这些描述是否正确？
