This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65HVD64:SN65HVD64RGTR

Guru**** 2595770 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1167681/sn65hvd64-sn65hvd64rgtr

器件型号:SN65HVD64

您好!

我正在测试 SN65HVD64RGTR 以验证 TXIN 和 DIR1/2 线路的信号、并观察~1.95V (高于1.8V IO 逻辑)的过冲和高达-70mV 的下冲。 为此、我是否可以考虑 VL+0.3V 和-0.3V 的绝对最大规格作为要求? 还是必须达到建议的 VIH 和 VIL 电平?

谢谢、

Sumangala

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sumangala、

    只要输入在绝对最大规格范围内(之后 ESD 二极管可以导通并分流大量电流、从而可能导致器件损坏)、在运行过冲的情况下就不会出现太大的问题。  

    话虽如此-我们仍然建议这些价值观应包含在建议中。 以减少对器件的应力。  

    如果您有其他问题、请告诉我!

    最棒的

    Parker Dodson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Parker! 就这些。